Obsługa wyjątków w maszynie stanowej UML realizowanej w mikrosystemach cyfrowych

• Autorzy: Bazydło G. , Adamski M.

Warianty tytułu

EN

Exception handling in a state machine realised as digital microsystems

• Języki publikacji: PL

Abstrakty

PL

W referacie przedstawiono i przedyskutowano zagadnienia związane z modelowaniem obsługi wyjątków opierając się na metodzie syntezy behawioralnej sterowników logicznych opisanych diagramami maszyny stanowej UML. Specyfikacją końcową jest modularny opis w języku opisu sprzętu Verilog. Zwrócono uwagę na poprawne stosowanie przejść bezwarunkowych oraz wprowadzanie stanów końcowych, pseudostanów historii oraz niejawnych zdarzeń typu completion event. Metoda została poparta stosownymi przykładami.

EN

The paper presents the design methodology and related framework for deriving Verilog descriptions from UML state machine diagrams in order to capture the behavioral hierarchy in the array structure of an embedded system. The exception handling is introduced at the top level of the graphical specification. As an intuitive example the interrupt is introduced, which illustrates a case of system failure, when the control is temporarily transferred to exceptional safe and determined behavior. The precise semantic interpretation of UML 2.2 state machine diagrams ensures, under the proposed structural design rules, that Verilog description conserves modular properties of an initial specification. The behavioral hierarchy of UML state machine is directly mapped into structural hierarchy inside the designed reconfigurable controller. The tree of properly encapsulated submachines allows independent simulation and modification of particular parts of behavioral model.

Słowa kluczowe

PL

UML; sterownik; mikrosystem cyfrowy; Verilog; FPGA

EN

UML; reconfigurable controller; Verilog; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 7
• Strony: 728--731
• Opis fizyczny: Bibliogr. 17 poz., diagr., rys.,schem

Twórcy

autor

Bazydło G.

autor

Adamski M.

• Uniwersytet Zielonogórski, ul. Podgórna 50, 65-246 Zielona Góra,

Bibliografia

• [1] Adamski M.: Logic synthesis of reconfigurable controllers. IEEE Second International Symposium on Industrial Embedded Systems, SIES’07, Lizbona, 2007, str. 373-376.
• [2] Wood S., Akehurst D., Uzenkov O., Howells W., McDonald-Maier K.: A Model Driven Development Approach to Mapping UML State Diagrams to Synthesizable VHDL. IEEE Transactions on Computers, vol. 57, Nr 10, 2008.
• [3] Harel D., Politi M.: Modeling Reactive Systems With Statecharts: The Statemate Approach. McGraw Hill Text, 1998.
• [4] Łabiak G.: Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych. Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, Zielona Góra, 2005.
• [5] Adamski M., Karatkevich A., Węgrzyn M. (red): Design of embedded control systems. Springer, New York, 2005.
• [6] Adamski M.: Design of reconfigurable logic controllers from hierarchical UML state machines. ICIEA 2009 - 4th IEEE Conference on Industrial Electronics and Applications. Xian, Chiny, 2009, str. 82-87.
• [7] Bazydło G., Adamski M.: Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML. Czasopismo Techniczne, seria Informatyka, Politechnika Krakowska, 1-I/2008, 2008.
• [8] Adamski M., Chodań M.: Modelowanie układów sterowania dyskretnego z wykorzystaniem sieci SFC. Wydawnictwo Politechniki Zielonogórskiej, Zielona Góra, 2000.
• [9] OMG: OMG Unified Modeling Language. Superstructure. v2.2. http://www.omg.org/spec/UML/2.2/Superstructure/PDF, 2009.
• [10] Booch G., Rumbaugh J., Jacobson I.: UML przewodnik użytkownika. WNT, Warszawa, 2001.
• [11] Bazydło G.: Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML. Pomiary, Automatyka, Kontrola, 7’2009.
• [12] Minns P., Elliott I.: FSM based Digital Design using Verilog HDL, John Wiley & Sons Ltd, Chichester, Anglia, 2008.
• [13] Harel D.: Statecharts, A visual formalism for complex Systems. Science of Computer Programming, Vol. 8, 1987.
• [14] Gajski D., Vahid F., Narayan S., Gong J.: Specification and Design of Embedded Systems. PTR Prentice Hall, New Jersey, USA, 1994.
• [15] Adamski M.: Petri Nets in ASIC Design. Applied Mathematics and Computer Science, vol. 3, WSI w Zielonej Górze, 1993.
• [16] Basile F., Chiacchio P., Del Grosso D.: Modelling automation systems by UML and Petri Nets. Proceedings of the 9th International Workshop on Discrete Event Systems, Gooteborg, IEEE, 2008.
• [17] Doligalski M.: Konwersja wybranych elementów maszyny stanów UML w ramach dualnej specyfikacji. Przegląd Elektrotechniczny, nr 7, 2009.