Powiadomienia systemowe
- Sesja wygasła!
- Sesja wygasła!
Identyfikatory
Warianty tytułu
Macierzowa implementacja automatu Moore'a z rozszerzeniem przestrzeni kodowania
Języki publikacji
Abstrakty
The proposed method is targeted on reduction of hardware amount in logic circuit of Moore finite-state machine implemented with customized matrices. The method is based on using more than minimal amount of variables in codes of FSM internal states. The method includes two stages of state encoding. The second stage is connected with recoding of states inside each class of pseudoequivalent states. An example is given for proposed method application.
Zaproponowana metoda jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Metoda wykorzystuje dwuetapowe kodowanie stanów, w którym liczba zmiennych jest większa od minimalnej. W pierwszym etapie realizowane jest optymalne kodowanie stanów dla klas stanów pseudorównoważnych. Poszczególne stany są reprezentowane jako pojedynczy unikalny interwał boolowskiej przestrzeni kodów. Etap ten jest konieczny do zoptymalizowania układu realizującego funkcje wejść. W drugim etapie zamieniana jest kolejność stanów w ramach poszczególnych klas stanów pseudorównoważnych, co pozwala na optymalizację powierzchni macierzy implementującej funkcje wyjść. Proponowana metoda może zostać użyta w układach CPLD z komórkami PAL i PLA oraz w układach FPGA. W artykule przedstawiono także przykład zastosowania proponowanej metody.
Wydawca
Czasopismo
Rocznik
Tom
Strony
694--696
Opis fizyczny
Bibliogr. 7 poz., rys., wzory
Twórcy
autor
autor
autor
- University of Zielona Gora, ul. Podgórna 50, 65-246 Zielona Góra, A.Barkalov@iie.uz.zgora.pl
Bibliografia
- [1] Baranov S.: Logic and System Design of Digital Systems. Tallinn: TUT Press, 2008.
- [2] Barkalov A., Titarenko L.: Logic Synthesis for FSM-Based Control Units. Springer. Berlin Verlag Heidelberg, Lectures Notes in Electrical Engineering, 2009, № 53.
- [3] Maxfield C.: The Design Warrior’s Guide to FPGAs. Amsterdam: Elseveir, 2004.
- [4] Nababi Z.: Embedded Core Design with FPGA. NY: McGraw-Hill, 2008.
- [5] Smith M.: Application Specific Integrated Circuits. Boston: Addison-Wesley, 1997.
- [6] Solovjov V., Klimowicz A.: Logic Design of Digital Systems on the base of programmable logic devices. M.: Hot line-Telecom, 2008.
- [7] Yang S.: Logic Synthesis and Optimization Benchmarks user guide. Technical report. Microelectronics center of North Carolina, 1991.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0083-0014