Specyfikacja sterowników cyfrowych zorientowana na niezawodność

• Autorzy: Doligalski M. , Adamski M.

Warianty tytułu

EN

Quality oriented specification of logic controllers

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wdrażaną metodę projektowania rekonfigurowalnych sterowników logicznych, ukierunkowaną na jakość behawioralnej specyfikacji, a tym samym niezawodność pracy. Zamierzone funkcjonowanie sterownika jest opisane z wykorzystaniem równocześnie dwóch dualnych języków graficznych: diagramu maszyny stanów UML oraz komplementarnej sieci Petriego. Synergia spowodowana dwoma wzajemnie się uzupełniającymi podejściami do behawioralnego opisu tego samego sterownika daje szansę na otrzymanie uwiarygodnionej specyfikacji już we wstępnej fazie projektowania.

EN

In the paper quality oriented approach to the design of digital embedded reconfigurable controllers is presented. The behaviour of a logic controller is described by means of dual related graphical languages: UML State machine diagram and Petri Net graph. The first one is well accepted among designers from the electronic industry, the second one among control engineers taking the advantage from similarities between Petri nets and Sequential Function Charts (SFC). The synergy of the view from two sides into the same project gives a chance to obtain validated specification at the design process beginning. It is shown in the second paragraph. Comparison of elementary models (Tab. 1) and design process with use of the dual specification (Fig. 1) are also presented. The third paragraph deals with mutual conversion of the elementary elements (Tab. 2) and shows their subsets in the form of class diagrams (Figs. 2 and 3). An example of the logic controller dual specification (Figs. 4 and 5) is given in the fourth paragraph. The practical use of dual specification is contingent upon implementation of tools for performing the conversion process in an automatic way.

Słowa kluczowe

PL

systemy wbudowane; Rekonfigurowalne Sterowniki Logiczne; diagram maszyny stanów; UML; sieci Petriego; diagramy SFC

EN

embedded system; reconfigurable logic controller; UML state machine diagram; Petri net; sequential function chart; quality-driven design; formal verification

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2010
• Tom: R. 56, nr 7
• Strony: 671--674
• Opis fizyczny: Bibliogr. 12 poz., rys., tab.

Twórcy

autor

Doligalski M.

autor

Adamski M.

• Uniwersytet Zielonogórski, ul. Licealna 9, 65-417 Zielona Góra,

Bibliografia

• [1] Adamski M., Karatkevich A., Węgrzyn M. (red): Design of embedded control systems, Springer, New York, 2005.
• [2] Adamski M.: Logic synthesis of reconfigurable controllers, “Industrial Embedded Systems”, 2007. IEEE SIES‘07, pp. 373-376.
• [3] Andreu D., Souquet G., Gil T.: Petri Net Based Rapid Prototy-ping of Digital Complex System, IEEE Computer Society Annual Symposium on VLSI, IEEE, 2008.
• [4] Basile F., Chiacchio P., Del Grosso D.: Modelling automation systems by UML and Petri Nets, Proceedings of the 9th International Workshop on Discrete Event Systems, Gooteborg, IEEE, 2008.
• [5] Bazydło G.: From UML state machine diagrams to FPGA, International Workshop Control and Information Technology - IWCIT 2007. Ostrava, Czechy, 2007.- Ostrava, VSB - Technical University of Ostrava, 2007, 183-186.
• [6] Doligalski M.: Specyfikacja programów sterowania oparta na hierarchicznym modelu maszyny stanów UML, IX International PHD Workshop - OWD 2007. Wisła, Polska, 2007, Warszawa, 2007. Conference Archives PTETiS, nr 23, 299-304.
• [7] Gajski D. D., Vahid F., Narayan S., Gong J.: Specification and Design of Embedded Systems, P T R Prentice Hall, New Jersey 1994.
• [8] Grobelna I.: Formal verification of logic controller specification using NuSMV model checker, X International PHD Workshop - OWD 2008. Wisła, Polska, 2008, Conference Archives PTETiS , nr 25, 459-64.
• [9] Jóźwiak L.: Quality-driven System on Chip Design, Proceedings of the 1st International Symposium on Quality of Electronic Design, IEEE Computer Society Washington, USA, 2005, 93.
• [10] Karatkevich A.: Dynamic Analysis of Petri Net-Based Discrete Systems, Springer, New York, 2007, LNCiS 353.
• [11] Łabiak G., Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, Zielona Góra 2005.
• [12] Węgrzyn M.: Implementation of Safety Critical Logic Controller by Means of FPGA. Annual Reviews in Control, 2003, Vol. 27, pp. 55-61.