Powiadomienia systemowe
- Sesja wygasła!
- Sesja wygasła!
Identyfikatory
Warianty tytułu
Use of PLD specialized inputs for increasing operating speed of combinational circuits
Języki publikacji
Abstrakty
W pracy przedstawiono badania nad wykorzystaniem wejść specjalizowanych w układach programowalnych (Programmable Logic Devices - PLDs). Opisano sposób wykorzystania ich jako wejścia logiczne. Wejścia dedykowane (dedicated inputs) pozwalają na skrócenie czasu przesyłania sygnału z wejścia na wyście układu. W badaniu użyliśmy 3 klas PLD: SPLD (rodzina CLASSIC), CPLD (rodzina MAX) i FPGA (rodzina FLEX oraz ACEX) firmy Altera. Jako urządzenie do projektowania wykorzystaliśmy oprogramowanie MAX+PLUS II. Po wykonania badań eksperymentalnych, zostały otrzymane następujące wyniki: 1) ręczne przypisanie wyjść sygnałom logicznym, nie zmniejszyło czasu propagacji sygnału w rodzinie CLASSIC, 2) w rodzinach MAX, FLEX, ACEX dla niektórych układów udało się znaleźć wyjścia, które zmniejszają czas rozchodzenia się sygnałów.
The paper presents a study on the use of specialized inputs in the control system programmable (Programmable Logic Devices - PLDs). It describes how to use them as a logical entry. Dedicated inputs allow to reduce the time of the signal sending from input to output system. In the study we used 3 classes PLD: SPLDs (Family CLASSIC), CPLD (family MAX) and FPGA (FLEX and ACEX family) by Altera. As a device to design used software MAX + PLUS II. After the implementation of experimental studies, were obtained the following results: a) hand signals a logical assignment to output, not decreased the signal propagation time in the family CLASSIC, b) in families, MAX, FLEX, ACEX for some systems, managed to find the exit, which reduce the time propagation signals, c) manual pick feet, in most cases provides much better time results, because the compiler algorithm for MAX + PLUS II, find the optimal solution with some approximation. The results of our study allowed us to achieve even better results, in some cases the shortening of time transfer signal from input to output PLD reaches 50%.
Słowa kluczowe
Wydawca
Czasopismo
Rocznik
Tom
Strony
633--635
Opis fizyczny
Bibliogr. 4 poz., rys., tab.
Twórcy
Bibliografia
- [1] ACEX 1K Programmable Logic Device Family Data Sheet ver. 3.4 [online], San Jose (CA): Altera Corporation, May 2003 [dostęp: 2 lutego 2008]. Dostępny w Internecie: http://www.altera.com/literature/ ds/acex.pdf.
- [2] FLEX 6000 Programmable Logic Device Family Data Sheet ver. 4.1 [online], March 2001., San Jose (CA): Altera Corp. Dostępny w Internecie: http://www.altera.com/literature/ds/dsf6k.pdf.
- [3] FLEX 10K Embedded Programmable Logic Device Family Data Sheet ver. 4.2 [online], January 2003, San Jose (CA): Altera Corp. Dostępny w Internecie: http://www.altera.com/literature/ds/dsf10k.pdf.
- [4] MAX 9000 Programmable Logic Device Family Data Sheet ver. 6.5 [online], June 2003, San Jose (CA): Altera Corp. Dostępny w Internecie: http://www.altera.com/literature/ds/m9000.pdf.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0069-0025