Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall

• Autorzy: Twardy M. , Sułkowski G. , Wiatr K.

Warianty tytułu

EN

High-speed network port filtering in a hardware Firewall security system

• Języki publikacji: PL

Abstrakty

PL

W niniejszym artykule autorzy przedstawiają wyniki prac badawczych związanych z budową sprzętowego klasyfikatora portów sieciowych. Opracowana koncepcja filtru portów opiera się na wykorzystaniu elementarnych pamięci RAM16X1D dostępnych w układach FPGA z rodziny Virtex firmy Xilinx. Uzyskana wydajność przetwarzania danych, przekraczająca 160 milionów pakietów na sekundę oraz pozytywnie rezultaty wstępnych testów praktycznych, stwarzają możliwości zastosowania rozwiązania we współczesnych sieciach teleinformatycznych o dużych przepustowościach.

EN

The paper presents the results of practical realization of the network ports classifier based on cascades of RAM16X1D memory available in Xilinx Virtex FPGA chips. The first section introduces a packet classification subject. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The network port filter architecture (shown in Fig. 2) assumed by the authors is discussed in the section 3. The section 4 contains details concerning the basic filtering element functionality and implementation method. The last section summarizes the results obtained. The new architecture of the ports classifier based on RAM16X1D storage elements adopted by the authors allows achieving the high speed data processing. The estimated maximum operating frequency for the ports filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.

Słowa kluczowe

PL

systemy bezpieczeństwa informatycznego; układy programowalne; języki opisu sprzętu; Ethernet; firewall

EN

IT Security Systems; programmable logic; hardware description language; Ethernet; firewall

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2009
• Tom: R. 55, nr 8
• Strony: 615--617
• Opis fizyczny: Bibliogr. 3 poz., rys., wzory

Twórcy

autor

Twardy M.

autor

Sułkowski G.

autor

Wiatr K.

• Akademia Górniczo-Hutnicza,

Bibliografia

• [1] P. Gupta and N. McKeown: Algorithms for packet classification, IEEE Network, vol. 15, no 2, pp. 24–32, Mar./Apr. 2001.
• [2] G. Sułkowski, M. Twardy, K. Wiatr: Wielościeżkowe równoległe przetwarzanie danych w sprzętowym systemie bezpieczeństwa klasy Firewall, Konferencja KNWS’08, Miesięcznik Przegląd Telekomunikacyjny nr 6, Wydawnictwo SIGMA NOT, Warszawa 2008, s. 726-728.
• [3] E. Spitznagel, D. Taylor, J. Turner: Packet Classification Using Extended TCAMs, Proceedings of the 11th IEEE International Conference on Network Protocols, p. 120, November 04-07, 2003.