Implementacja szybkiej transformacji Fouriera o parametryzowanym rozmiarze w układach FPGA

• Autorzy: Rzepka D. , Jamro E. , Wiatr K.

Warianty tytułu

EN

Implementation of fast Fourier transform of configurable size in FPGA circuits

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono przykład implementacji szybkiej transformacji Fouriera w układach FPGA. Operacja obrotu liczby zespolonej o dany kąt wykonywana podczas obliczeń FFT jest realizowana za pomocą modułu CORDIC. Dokonano analizy błędów zaokrągleń dla algorytmu CORDIC i mnożenia zespolonego, wykorzystywanych przy rotacji wektorów zespolonych. Główną motywacją niniejszej implementacji było współdzielenie zasobów pamięci BRAM pomiędzy różne zadania (nie tylko FFT) w ramach całego systemu zbudowanego w pakiecie EDK firmy Xilinx.

EN

The paper presents hardware implementation of the Fast Fourier Transform (FFT) implemented in FPGAs. The FFT module is based on the CORDIC [4], therefore there is no need to store sin(?) coefficients. The main idea besides designing this FFT module was to share FPGA internal memory resources between different modules, e.g. FFT, Procedure of Linear Decimation [8]. This is a very important issue as FFT operation is one of many computation tasks performed by the embedded system [8], and internal memory resources are critical. Apart from it, for large FFT size (216), the external memory must be used. Therefore a special control and address counters were designed in order to allow internal and external memory transfers. The proposed FFT module calculates one butterfly operation per clock cycle (assuming internal memory transfers), therefore it is not speed optimized, nevertheless it is still much quicker than only MicroBlaze based implementation and it satisfies the system requirements. This paper presents also the computation error analysis.

Słowa kluczowe

PL

FFT; FPGA; CORDIC

EN

FFT; FPGA; CORDIC

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2009
• Tom: R. 55, nr 8
• Strony: 600--602
• Opis fizyczny: Bibliogr. 9 poz., rys., tab., wzory

Twórcy

autor

Rzepka D.

autor

Jamro E.

autor

Wiatr K.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza,

Bibliografia

• [1] Richard G. Lyons: Wprowadzenie do cyfrowego przetwarzania sygnałów, Wydawnictwa Komunikacji i Łączności, Warszawa 2000.
• [2] Xilinx, Complex Multiplier v2.1, DS291 April 28, 2005.
• [3] Ray Andraka: A survey of CORDIC algorithms for FPGA based computers, Proceedings of the 1998 ACM/SIGDA sixth international symposium on Field programmable gate arrays, p. 191-200, February 22-25, 1998, Monterey, California, United States.
• [4] Despain Alvin: Fourier transform computers using CORDIC iterations, IEEE Transactions on Computers, v. 23 n. 10, p. 993-1001, October 1974.
• [5] Xilinx, Fast Fourier Transform v. 3.2, Core Generator, DS260, 11 Jan 2006.
• [6] Opencores.org CF_FFT, www.opencores.org, 8 May 2008.
• [7] K. Wiatr, E. Jamro: Constant Coefficient Multiplication in FPGA Structures, Proc. of the IEEE Int. Conf. Euromicro, Maastricht, The Netherlands, Sep. 5-7, 2000, Vol. I, pp. 252-259.
• [8] J. Adamczyk, P. Krzyworzeka, W. Cioch, E. Jamro: Monitoring of Nonstationary States in Rotating Machitery, WITE Państwowy Instytut Badawczy - Radom, Kraków 2006.
• [9] B. Heyne, J. Gotze: A pure cordic based FFT for reconfigurable digital signal processing, EUSIPCO, Vienna , AUTRICHE 6-10 Sep. 2004.