Metoda syntezy mikroprogramowanego układu sterującego z rozszerzonym formatem mikroinstrukcji

• Autorzy: Barkalov A. A. , Titarenko L. , Bieganowski J.

Warianty tytułu

EN

Synthesis method for CMCU with extended microinstruction format

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego ze wspólną pamięcią i rozszerzonym formatem mikroinstrukcji. Metoda jest zorientowana na zmniejszenie rozmiaru układu adresowego poprzez umieszczenie kodów klas łańcuchów pseudorównoważnych w pamięci sterującej. Uzyskuje się w ten sposób uproszczenie funkcji przejść części adresowej układu, co przekłada się na redukcję zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD i FPGA. W artykule zamieszczono wprowadzenie teoretyczne, przykład zastosowanie metody oraz wyniki badań uzyskane podczas syntezy testowych sieci działań przy użyciu oprogramowania Xilinx ISE 10.2 dla układów Xilinx Virtex II. Na postawie uzyskanych wyników można stwierdzić, że dla liniowych sieci działań uzyskuje się średnią redukcję rozmiaru układu na poziomie około 50% w porównaniu do podstawowego wariantu mikroprogramowanego układu sterującego.

EN

The paper presents a new synthesis method of Compositional Microprogram Control Unit (CMCU) with Common Memory and Extended Microinstructions for programmable logic devices such as CPLD and FPGA. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [3]. The problem of optimization of CU is still actual in computer science and it solution allows decreasing the cost of the system [2]. The proposed method is oriented on reduction of CMCU addressing circuit hardware by placing pseudoequivalent class codes in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [2]. When class codes are stored in the control memory, the transition function is simplified and the addressing circuit hardware amount is reduced compared with the CMCU base structure. The method can be applied when control algorithm to be implemented is linear i.e. the number of operational vertices exceeds the 75% of total number of vertices of Graph Scheme of Algorithm (GSA) to be implemented. The research results show that use of the method for tested GSAs gives on average 50% decrease in hardware amount in comparison with CMCU base structure (Tab. 4). The results were obtained in Xilinx ISE. The CMCU models were generated by our software and described in VHDL.

Słowa kluczowe

PL

mikroprogramowany układ sterujący; CPLD; FPGA

EN

compositional microprogram control unit (CMCU); CMCU; CPLD; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2009
• Tom: R. 55, nr 7
• Strony: 488--490
• Opis fizyczny: Bibliogr. 6, rys., tab., wzory

Twórcy

autor

Barkalov A. A.

autor

Titarenko L.

autor

Bieganowski J.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] Baranov S. I.: Logic synthesis of Control Automata. Boston, Kluwer Academic Publishers, 1994.
• [2] Alexander Barkalov, Larysa Titarenko: Logic synthesis for compositional microprogram control units. Springer-Verlag, Berlin 2008.
• [3] Solovjev V. V.: Design of digital systems using the programmable logic integrated circuits. Moscow, Hot Line-Telecom, 2001.
• [4] M. Kołopieńczyk: Application of address converter for decreasing memory size of compositional microprogram control unit with code sharing. University of Zielona Góra Press, Zielona Góra, 2008.
• [5] Virtex-II Platform FPGAs: Complete Data Sheet. v3.5, Nov. 5, 2007.
• [6] S. Yang: Logic Synthesis and Optimization Benchmarks User Guide Version 3.0. Tech. Rep., Microelectr. Center of North Carolina, 1991.