Zmodyfikowany generator par testowych dla uszkodzeń opóźnieniowych

• Autorzy: Rudnicki T.

Warianty tytułu

EN

Modified Test Pattern Generator for Delay Faults

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę generacji par testowych pobudzających uszkodzenia opóźnieniowe. Źródłem par testowych jest zmodyfikowany rejestr MISR. Modyfikacja rejestru MISR polega na podwojeniu jego długości. Dzięki temu udało się ograniczyć do jednego liczbę słów programujących, a tym samym zrealizować generator par testowych bez jakiejkolwiek pamięci. To spowodowało, że uzyskano podobne rezultaty jak dla generatora par testowych z pamięcią ROM, co jest główną zaletą przedstawionego generatora par testowych.

EN

A method of generating test pairs for delay faults is presented in the paper. A modified MISR register is the source of test pairs. Modification of this register consists in doubling its length (Fig. 3). Test pairs are only generated at a half of the MISR register chosen outputs. Doubling the MISR register makes it possible to generate all possible test pairs, which was proved in the papers [2, 3, 4]. The disadvantage of this solution is too large number of clock cycles. The test pairs for the delay faults include a quite number of don't cares. It enables a considerable reduction of the test pairs. Minimising the number of test pairs means a smaller number of clock cycles at a very high coverage factor of the test pairs. The process of merging the test pairs is shown on example. The number of programming words is limited to only one due to this modification. In consequence, it enables producing a generator of test pairs without ROM. There are presented the experimental results of generating the test pairs for benchmarks of ISCAS'89. The number of benchmark inputs was limited to 32. The results are similar to those for the generator of test pairs with ROM [1, 2, 4] (Fig. 1). The coverage factor is somewhere between 65% and 95% at the sequence length ranging from 160 to 300k clock cycles. The main advantage of this solution is the lack of ROM.

Słowa kluczowe

PL

generator par testowych; uszkodzenia opóźnieniowe; rejestr MISR; pary testowe

EN

TPG; delay faults; MISR; test pairs

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2009
• Tom: R. 55, nr 7
• Strony: 435--437
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., wzory

Twórcy

autor

Rudnicki T.

• Instytut Elektroniki, Politechnika Śląska,

Bibliografia

• [1] K. Furuya, E.J. McCluskey: Two-Pattern Test Capabilities of Autonomous TPG Circuits, International Test Conference, 1991.
• [2] M. Keim, I. Polian, H. Hengster, B. Becker: A scalable BIST architecture for delay faults, European Test Workshop, 1999.
• [3] I. Polian, B. Becker: Configuring MISR-Based Two-Pattern BIST Using Boolean Satisfiability, DDECS, Poznań 2003.
• [4] T. Rudnicki, A. Hławiczka: Test Pattern Generator for Delay Faults. DDECS2007, Kraków 2007.
• [5] T. Rudnicki: Two-Pattern Generator With Reduced ROM For Detection Of Delay Faults. MIXDES2005, Kraków 2005.
• [6] A. Hławiczka: Rejestry liniowe - analiza, synteza i zastosowania w testowaniu układów cyfrowych. Zeszyty Naukowe Politechniki Śląskiej Nr 1370, Elektronika, Zeszyt 9, Gliwice 1997.
• [7] T. Rudnicki, A. Hławiczka: Test Pattern Generator for Delay Faults, Theoretical and Applied Informatics, ISSN 1896-5334, Vol. 19, No 1, 2007.
• [8] J. Savir: Generator Choices for Delay Test, Fourth Asian Test Symposium, 1995.
• [9] A. Efthymiou: Redundancy and Test-Pattern Generation for Asynchronous Quasi-Delay-Insensitive Combinational Circuits, DDECS, Kraków 2007.
• [10] E. Flanigan, A. Abdulrahman, S. Tragoudas: Sequential Path Delay Fault Identification Using Encoded Delay Propagation Signatures, ISQED, 2008.