Skuteczny generator testów dla przesłuchów w połączeniach

• Autorzy: Rudnicki T. , Garbolino T. , Gucwa K. , Hławiczka A.

Warianty tytułu

EN

Effective BIST for Crosstalk Faults in Inter-connects

• Języki publikacji: PL

Abstrakty

PL

W pracy zasygnalizowano konieczność testowania przesłuchów metodą test-per-clock przy pełnej szybkości zegara w sieciach długich połączeń między modułami w jednoukładowych systemach typu SoC. Do generacji testów zaproponowano rejestr LFSR (ang. Linear Feedback Shift Register) z wielomianem pierwotnym oraz z podwojoną liczbą przerzutników, w którym tylko co drugi przerzutnik jest podłączony do testowanej sieci połączeń. Przeprowadzono eksperymenty symulacyjne sprawdzające skuteczność ich wykorzystania do testowania przesłuchów objawiających się albo chwilowym zakłóceniem (szpilką) albo opóźnieniem zbocza.

EN

The paper is devoted to a test-per-clock method of an at-speed testing of crosstalk faults in long interconnects between cores in a System-on-a-Chip. A LFSR composed of 2n flip-flops and implementing primitive polynomial was used as a Test Pattern Generator (TPG) for an interconnect network comprised of n nets. In our approach every second output of the LFSR is connected to the Interconnect Network Under Test. Simulation-based experiments were carried out to verify effectiveness of vector sequences produced by the proposed TPG in detection of crosstalk faults provoked at victim net by simultaneous occurrence of rising (falling) edges 01(10) at k aggressor lines. Crosstalk faults causing occurrence of a positive (negative) glitch at a victim line having constant value 00(11) as well as ones that lead to delaying an edge with an opposite direction 10(01) at a victim line were taken into consideration. The experimental results show that for n ? {8,12,16,20,24,28,32} and k << n all above-mentioned crosstalk faults can be detected by a test sequence having an acceptable length.

Słowa kluczowe

PL

rejestr liniowy; generator testów; przesłuchy; samotestowanie; system jednoukładowy; sieć połączeń

EN

test pattern generator; crosstalks; BIST; LFSR; SoC; interconnect net

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2009
• Tom: R. 55, nr 7
• Strony: 432--434
• Opis fizyczny: Bibliogr. 14 poz., rys., tab., wzory

Twórcy

autor

Rudnicki T.

autor

Garbolino T.

autor

Gucwa K.

autor

Hławiczka A.

• Instytut Elektroniki, Politechnika Śląska,

Bibliografia

• [1] K. Shu-Min Li, C. Len Lee, C. Su, J. Chen: A Unified Approach to Detecting Crosstalk Faults of Interconnects in Deep Sub-Micron VLSI. ATS, str. 145-150, 2004.
• [2] X. Aragones, J.L. González, F. Moll, and A. Rubio. Noise Generation and Coupling Mechanisms in Deep-Submicron ICs. IEEE Design & Test Computers, vol. 19, no 5, str. 27-35, 2002.
• [3] The International Technology Roadmap for Semiconductors, 2007, URL: http://public.itrs.net/.
• [4] J. Savir: Generator Choices for Delay Test, ATS, pp. 214-221, 1995.
• [5] A. Jutman: At-Speed On-Chip Diagnosis of Board-LevelInterconnect Faults. ETS, 2004.
• [6] B. Nadeau-Dostie: An Embedded Technique for At-Speed Interconnect Testing. ITC, str. 431-438, 1999.
• [7] R. Pendurkar, A. Chatterjee, Y. Zorian: Switching Activity Generation with Automated BIST Synthesis for Performance Testing of Interconnects. IEEE Trans CAD/ICS, str. 20, n. 9, 2001.
• [8] A. Attarha, M. Nourani. Testing Interconnects for Noise and Skew in Gigahertz SoC. ITC, str. 305-314, 2001.
• [9] C. Su, W. Tseng: Configuration Free SoC Interconnect BIST Methodology. ITC, str. 1033-1038, 2001.
• [10] M. Kopeć, T. Garbolino, K. Gucwa, A. Hławiczka: Test-per-clock detection, localization and identification of interconnect faults. ETS, str. 233-238, 2006.
• [11] T. Garbolino, M. Kopec, K. Gucwa, A. Hławiczka: Detection, Localisation and Identification of Interconnection Fault Using MISR Compactor. DDECS, str. 230-231, 2006.
• [12] A. Hławiczka, K. Gucwa, T. Garbolino, M. Kopec: Can a D flip-flop based MISR compactor reliably detect interconnect faults?. DDECS, str. 2-8, 2005.
• [13] M. Kopeć, T. Garbolino, K. Gucwa, A. Hławiczka: On Application of Polynomial Algebra for Identification of Dynamic Faults in Interconnects. Electronics and Telecommunications Quarterly, 54, no 1, str. 29-41, 2008.
• [14] M. Kopeć, T. Garbolino, K. Gucwa, A. Hławiczka: Identification of Dynamic Faults in Interconnects by use of Polynomial Algebra. Electronic Symposium Digest of Papers, ETS, 2008.