Analiza probabilistyczno - czasowych przetworników informacji i ich implementacja w układach FPGA

• Autorzy: Kawalec P.

Warianty tytułu

EN

Analysis of probabilistic - times information converters and their implementation in FPGA device

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono przetworniki informacji, w których zmienną maszynową jest pierwszy moment (wartość oczekiwana) stacjonarnego i ergodycznego binarnego ciągu losowego. Przetworniki te, zwane probabilistyczno-czasowymi, umożliwiają prostą realizację podstawowych operacji arytmetycznych na strumieniach losowych z wydaniem wyniku w postaci zdeterminowanej. Dla najtrudniejszej operacji dzielenia przedstawiono szczegółową analizę działania z określeniem dokładności przetwarzania dla wejściowych strumieni losowych o rozkładach dwumianowych oraz hipergeometrycznych.

EN

The article presents information converters in which the machine variable is the first moment (expected value) of stationary and ergodic binary random sequence. These converters, called probabilistic and time, enable us to conduct a simple implementation of basic arithmetical operations on random series giving the result in a determinantal form. For the most difficult division operation, a detailed analysis has been presented determining conversion accuracy for input random series of binomial and hypergeometrical distributions.

Słowa kluczowe

PL

przetworniki informacji; ciągi losowe; układy dzielące; dokładność przetwarzania; układy FPGA

EN

information converters; random sequences; division systems; conversion accuracy; FPGA devices

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 602--604
• Opis fizyczny: Bibliogr. 4 poz., rys., wzory

Twórcy

autor

Kawalec P.

• Wydział Transportu, Politechnika Warszawska,

Bibliografia

• [1] Gaines B. R.: Stochastic computing systems. Advances in Information Systems Science, New York, 1969, pp. 37 – 172.
• [2] Kawalec P.: Synteza i weryfikacja wielokanałowego generatora liczb pseudolosowych zaimplementowanego w układzie FPGA. Materiały IV Krajowej Konferencji Naukowej „Reprogramowalne układy cyfrowe RUC’2001”, Szczecin, 2001, str. 291 – 298.
• [3] Krysicki W.: Rachunek prawdopodobieństwa. PWN, Warszawa,2004.
• [4] Janicka-Lipska I., Stokłosa J.: Boolean feedback functions for full-length nonlinear shift registers. Journal of Telecommunications and Information Technology, No. 4, 2004, pp. 28 − 30.