Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA

• Autorzy: Hławiczka A. , Gucwa K. , Garbolino T.

Warianty tytułu

EN

On Application of Ring Linear Feedback Shift Registers to Testing of Interconnects in FPGAs

• Języki publikacji: PL

Abstrakty

PL

Praca poświęcona jest dedykowanemu konkretnej aplikacji testowaniu połączeń w układach FPGA. Na czas testowania komórki układu FPGA wchodzące w skład realizowanej aplikacji są przekształcane w elementy układu RL-BIST. Do budowy takiego układu został wybrany pierścieniowy rejestr LFSR, którego n pętli sprzężeń zwrotnych jest w trakcie testowania liniami testowanej magistrali połączeń. Na podstawie sygnatury otrzymanej w układzie RL-BIST stwierdza się czy testowana magistrala połączeń jest sprawna a w oparciu o słownik diagnostyczny można także zlokalizować uszkodzone połączenia oraz zidentyfikować typ uszkodzenia. Skuteczność zaproponowanej metody testowania połączeń w FPGA została poparta obszernymi wynikami eksperymentalnymi.

EN

Due to rapidly growing complexity of FPGA circuits application-dependent techniques of their testing become more and more often exploited for manufacturing test instead of application'independent methods. In such the case not all but only a part of FPGA resources (i.e. CLBs and interconnects) is a subject of testing - the part that is to be used by the concrete target application. The work is devoted to application-dependent testing of interconnects in FPGA circuits. For the test period the CLBs being the parts of the application are reconfigured so they implement elements (i.e. XOR gates and D-type flip-flops) of a RL-BIST structure based on a ring linear feedback shift register (R-LFSR). FPGA interconnections under test (IUTs) or at least their part are feedback lines of the R-LFSR. The R-LFSR is first initialised with a randomly chosen seed and than run for several clock cycles. Next the final state of the R-LFSR - a signature - is red by an ATE (Automatic Test Equipment). The value of the signature determines whether IUTs are fault free or faulty. Moreover, on the basis of the signature and with the use of a fault dictionary one may localise faulty interconnections in the FPGA and identify types of faults. The FPGA is afterwards reconfigured so the other set of IUTs becomes feedback lines of the R-LFSR. The above procedure is repeated until all FPGA interconnections belonging to the target application are tested. Efficacy of the proposed approach to testing of FPGA interconnects is supported by experimental results.

Słowa kluczowe

PL

liniowy rejestr pierścieniowy; testowanie połączeń; lokalizacja uszkodzeń; identyfikacja uszkodzeń; sygnatura; słownik diagnostyczny; układ FPGA

EN

ring linear feedback shift register; interconnect testing; fault localization; fault identification; signature; fault dictionary; field programmable gate array (FPGA)

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 594--597
• Opis fizyczny: Bibliogr. 11 poz., rys., schem.,wzory

Twórcy

autor

Hławiczka A.

autor

Gucwa K.

autor

Garbolino T.

• Instytut Elektroniki, Politechnika Śląska w Gliwicach,

Bibliografia

• [1] M. B. Tahoori, S. Mitra: “Application-Independent testing of FPGA Interconnects”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 24, No. 11, November 2005, pp. 1774-1783.
• [2] C. Su, W. Tseng, “Configuration Free SoC Interconnect BIST Methodology”, Proc. of Int. Test Conf., 2001, pp.1033-1038.
• [3] R. Pendurkar, A. Chatterjee, Y. Zorian, “Switching Activity Generation with Automated BIST Synthesis for Performance Testing of Interconnects”, IEEE Trans. on CAD/ICS, vol.20, No 9, 2001.
• [4] Ch. Chang, Ch. Su, “An Universal BIST Methodology for Interconnects”, Proc. of ISCAS’93, 1993, pp. 1615-1618.
• [5] W.- T. Cheng, J. L. Lewandowski, E. Wu, “Diagnosis for Wiring Interconnects”, Proc. of Int. Test Conf., 1990, pp. 565-571.
• [6] Artur Jutman, “At-Speed On - Chip Diagnosis of Board-Level Interconnect Faults” Proc. of ETS’04, 2004, pp. 2-7.
• [7] A. Attarha, M. Nourani, “Testing Interconnects for Noise and Skew in Gigahertz SoC”, Proc. of Int. Test Conf., 2001, pp. 305-314.
• [8] J. Koeter, S. Sparks, “Interconnect Testing Using BIST Embedded in IEEE 1149.1 Designs”, Proc. of Int. ASIC Conf. , September, 1991, pp. P11-2.1- P11-2.4.
• [9] A. Hławiczka: Rejestry liniowe - analiza, synteza i zastosowania w testowaniu układów cyfrowych. Skrypt Politechniki Śląskiej nr 1370, seria Elektronika z. 9, 1997.
• [10] T. Garbolino, A. Hławiczka: “A New LFSR with D and T Flip Flops as an Effective Test Pattern Generator for VLSI Circuits”, Proc. of EDCC 3, Prague, Czech Republic, September 15-17, 1999, Lecture Notes in Computer Science, Springer Verlag Press, pp. 321-338.
• [11] G. Mrugalski, J. Rajski, J. Tyszer: “High speed ring generators and compactors of test data”, Proc. of the 21st IEEE VLSI Test Symposium (VTS’03) pp. 57-62.