Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego

• Autorzy: Szplet R. , Gołaszewski M.

Warianty tytułu

EN

Integrated time-to-digital converter with the use of the counter method and a multiphase clock

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.

EN

This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).

Słowa kluczowe

PL

precyzyjna metrologia czasu; konwerter czas-liczba; metoda licznikowa; zegar wielofazowy; układy FPGA

EN

precise time metrology; time-to-digital converter; counter method; multiphase clock; FPGA devices

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 591--593
• Opis fizyczny: Bibliogr. 10 poz., rys., wykr.

Twórcy

autor

Szplet R.

autor

Gołaszewski M.

• Instytut Telekomunikacji, Wojskowa Akademia Techniczna,

Bibliografia

• [1] J. Kalisz: Review of methods for time interval measurements with picosecond resolution, Metrologia, vol. 41 (2004), no. 1, pp. 35 – 51.
• [2] J. Jansson, A. Mantyniemi, J. Kostamovaara: A CMOS time-to-digital converter with better than 10 ps single-shot resolution, Journal of Solid-State Circuits, vol. 41, no. 6, 2006, pp. 1286 – 1296.
• [3] R. Szymanowski, J. Kalisz: Field programmable gate array time counter with two-stage interpolation, Rev. Sci. Instrum., vol. 76, 045104, 2005, pp. 5.
• [4] D. Xie, Q. Zhang, G. Qi, D. Xu: Cascading delay line time-to-digital converter with 75 ps resolution and a reduced number of delay cells, Rev. Sci. Instrum., vol. 76, 014701, 2005, pp. 3.
• [5] S. Tisa, A. Lotito, A. Giudice, F. Zappa: Monolithic time-to-digital converter with 20 ps resolution, Proc. ESSCIRC’03, 2003, pp. 465 – 468.
• [6] R. Szplet, M. Grabowski: Konwerter czas-liczba o rozdzielczości 40 ps w układzie reprogramowalnym, Pomiary Automatyka Kontrola, nr 7bis, 2006, pp. 23 – 25.
• [7] P. Chen, S - L. Liu, J. Wu: A CMOS pulse-shrinking delay element for time interval measurement, IEEE Trans. Circuits and Systems, vol. 47, no. 4, 2000, pp. 954 – 958.
• [8] R. Szplet, K. Klepacki: Precyzyjny konwerter czasowo-cyfrowy wykorzystujący metodę skracania impulsu zrealizowany w układzie FPGA, Pomiary Automatyka Kontrola, nr 7, 2007, pp. 21 – 23.
• [9] D. Spencer, J, Cole, M. Drigert, R. Aryaeinejad: A high-resolution, multi-stop, time-to-digital converter for nuclear time-of-flight measurements, Nuclear Instruments and Methods in Physics Research, A 556, Elsevier 2006, pp. 291–295.
• [10] M. Fries and J. Williams: High-Precision TDC in an FPGA using a 192-MHz Quadrature Clock, Nuclear Science Symposium Conference Record, IEEE 2002, vol. 1, pp. 580–584.