Realizacja rejestru wyjściowego w układzie cyfrowym automatu z liniowym przekształceniem mikroinstrukcji

• Autorzy: Bukowiec A. , Barkalov A. A.

Warianty tytułu

EN

Implementation of output register of digital circuit of FSM with verticalized microinstructions

• Języki publikacji: PL

Abstrakty

PL

W artykule została omówiona budowa oraz implementacja w strukturze FPGA rejestru wyjściowego w układzie cyfrowym skończonego automatu stanów z wyjściami typu Mealy'ego przy zastosowaniu liniowego przekształcenia mikroinstrukcji. Przy zastosowaniu liniowego przekształcenia mikroinstrukcji wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane są szeregowo. W sytuacji gdy nie zaburzy to działania całego systemu może zostać zastosowany rejestr wyjściowy zbudowany z przerzutników typu D, jednak w sytuacji kiedy wymagane jest aby wszystkie mikrooperacje wchodzące w skład jednej mikroinstrukcji generowane były równolegle niezbędne jest zastosowanie specjalnej organizacji rejestru wyjściowego. Zaproponowany w artykule rejestr zapamiętuje kolejne mikrooperacje wchodzące w skład jednej mikroinstrukcji a po załadowaniu ostatniej mikrooperacji wystawia na wyjściu całą mikroinstrukcję. Taki stan wyjść utrzymywany jest aż do momentu całkowitego zapisania kolejnej mikroinstrukcji, która pojawi się na wyjściu dopiero po jej całkowitym zapisaniu w rejestrze. W celu identyfikacji końca mikroinstrukcji wprowadzony jest dodatkowy sygnał, który ustawiany jest jednocześnie wraz z ostatnią mikrooperacją wchodzącą w skład danej mikroinstrukcji.

EN

In this paper, the structure and implementation into FPGA device of output register of digital circuit of finite state machine with Mealy outputs and applied verticalization of microinstructions is described. After verticalization of microinstructions all microoperations from this microinstruction are generated serially. If such manipulation do not affect properly working of whole system there can be applied regular output register be means of D type flip-flops. In the case, when there is required parallel execution of all microoperations there is also required applying of special architecture of output register. The proposed architecture of output register is build up two levels of registers. The register (T type) of first level remember serially generated microoperations from one microinstruction. When whole microinstruction is written into this register then it is stored in the register (D type) of second level. Value of the register of second level is not changed until next microinstruction is fully written. The end of microinstruction is indicated by special additional signal y0. It is generated parallel with last microoperation from particular microinstruction. This signal is used to store whole microinstruction in the register of second level and to reset the register of first level.

Słowa kluczowe

PL

automat stanów; jednostka sterująca; rejestr

EN

FSM; control unit; register

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 565--568
• Opis fizyczny: Bibliogr. 9 poz., rys., tab., wzory

Twórcy

autor

Bukowiec A.

autor

Barkalov A. A.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] Adamski M., Barkalov A.: Architectural and Sequential Synthesis of Digital Devices, University of Zielona Góra Press, Zielona Góra, 2006.
• [2] Baranov S.: Logic Synthesis for Control Automata, Kluwer, 1994
• [3] Barkalov A., Bukowiec A.: Synteza automatów skończonych z wyj-ściami typu Mealy'ego z zastosowaniem liniowego przekształcenia sieci działań, Materiały VIII konferencji RUC’05, Szczecin, 2005, s. 9-16.
• [4] Barkalov A., Węgrzyn M.: Design of Control Units with Programmable Logic, University of Zielona Góra Press, Zielona Góra, 2006.
• [5] Bukowiec A.: Synteza skończonych automatów Mealy'ego z liniowym przekształceniem sieci działań i adresowaniem mikrooperacji, Pomiary Automatyka Kontrola, 2007, nr 5, s. 27-29.
• [6] Bukowiec A., Barkalov A.: Synteza automatów stanów typu Mealy-'ego z liniowym przekształceniem sieci działań i adresowaniem mikro-instrukcji, Pomiary Automatyka Kontrola, 2007, nr 7, s. 115-117.
• [7] Bukowiec A., Barkalov A.: Verticalization of Direct Structural Table in Synthesis of Mealy FSMs for FPGAs, Proceedings of the 13th Conference MIXDES’05, Gdynia, 2006, s. 407-411.
• [8] Łuba T. (ed.): Synteza układów cyfrowych, WKŁ, Warszawa 2003.
• [9] Salcic Z.: VHDL and FPLDs in Digital Systems Design, Prototyping and Customization, Kluwer, 1998.