Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami PicoBlaze

• Autorzy: Dąbal P. , Pełka R.

Warianty tytułu

EN

Implementation of ciphering algorithm AES-128 in FPGA Spartan 3E with PicoBlaze processors

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wyniki badań dotyczących implementacji algorytmu szyfrującego AES-128 (Advanced Encryption Standard) w układzie FPGA (Field Programmable Gate Array) Spartan 3E. Podano opis kompletnego systemu cyfrowego, który umożliwia odbiór strumienia danych przez złącze szeregowe i ich szyfrowanie. W projekcie w istotny sposób zredukowano koszt i pobór mocy mikrosystemu dzięki zastosowa-niu układu Spartan 3E z dwoma procesorami PicoBlaze. Przedstawiono wyniki badań eksperymentalnych zaimplementowanego algorytmu pod kątem szybkości przetwarzania strumienia danych.

EN

In this paper we present implementation of the AES-128 (Advanced Encryption Standard ) ciphering algorithm in FPGA (Field Programmable Gate Array) Spartan 3E device. The complete digital microsystem is described, which receives a data stream by serial interface, and performs real-time encryption using the AES-128 ciphering algorithm. An important feature of the developed microsystem is significantly reduced size and power dissipation of the device. It has been obtained by optimized architecture of the encryption scheme, using look-up-tables and two PicoBlaze cores. Results of experimental tests focused on the maximum data throughput are also presented.

Słowa kluczowe

PL

szyfrowanie; algorytm AES; FPGA

EN

data encryption; AES algorithm; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 520--522
• Opis fizyczny: Bibliogr. 9 poz., rys., tab.

Twórcy

autor

Dąbal P.

autor

Pełka R.

• Instytut Telekomunikacji, Wydział Elektroniki, Wojskowa Akademia Techniczna,

Bibliografia

• [1] Advanced Encryption Standard (AES), National Institute of Standards and Technology, Federal Information Processing Standards (FIPS) Pub. 197, Nov. 2001.
• [2] J. Daemen, V. Rijmen: The design of Rijndael: AES – the advanced encryption standard, Springer Verlag, ISBN: 3-540-42580-2, 2002.
• [3] I. Gonzalez , F. J. Gomez-Arribas: Ciphering algorithms in MicroBlaze-based embedded systems, IEE Proc.-Comput. Digit. Tech., Vol. 153, No. 2, March 2006, pp. 87-92.
• [4] Xilinx Inc.: PicoBlaze User Guide, Oct.2005. http://www.xilinx.com
• [5] Xilinx Inc.: Fast Simplex Link (FSL) Bus (v2.11a) Data Sheet, July 2007. http://www.xilinx.com
• [6] Mediatronix Inc.: pBlazeIDE, http://www.mediatronix.com/ pBlazeIDE.htm
• [7] Xilinx Inc.: CryptoBlaze: 8-Bit Security Microcontroller, June 2006. http://www.xilinx.com
• [8] J. Gbur : AES Core Modules, http://www.opencores.org
• [9] A. Hodjat, and I. Verbauwhede.: Interfacing a high speed crypto accelerator to an embedded CPU, Proc. 38th Asilomar Conf. on Signals, Systems and Computers, 2004, vol. 1, pp. 488–492.