Samorekonfigurowalny system cyfrowy

• Autorzy: Milik A. , Mocha J.

Warianty tytułu

EN

Self Reconfigurable Digital System

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono propozycję sprzętowej platformy samorekonfigurowalnej, implementowanej w układzie FPGA. Aby ułatwić zarządzanie konfiguracjami, został zaprojektowany niewielki rdzeń układu, pozwalający na szybką podmianę fragmentu konfiguracji układu. W celu ułatwienia procesu projektowania układów samorekonfigurowalnych, zaproponowano narzędzie przeznaczone do tworzenia projektu oraz generacji szkieletu modułów, jak i skryptów do przetwarzania wsadowego projektu.

EN

The paper propose the selfreconfigurable hardware platform implemented in an FPGA (Spar-tan II/ Spartan 3). The key factor of the design is hardware configuration manager. This is carefully designed small hardware core that manages system configuration. Based on request and configuration registration table it finds partial configuration bit stream start address in external memory and transfers it through SelectMAP interface. In the same it asserts internal BUSY signal until reconfiguration is completed and newly created circuit is properly initialized. There is also presented wizard for partial reconfiguration design flow. It allow to create design skeleton from signal definitions and their assignments between static and dynamic part of the design. Wizard automatically inserts configuration manager core. All those improvements allow to concentrate on implementing functionality instead of taking care of design processing details.

Słowa kluczowe

PL

PLD; FPGA; rekonfiguracja dynamiczna; układy kontekstowe; synteza logiczna

EN

PLD; FPGA; dynamic reconfiguration; logic synthesis; decomposition

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 483--485
• Opis fizyczny: Bibliogr. 5 poz., rys.

Twórcy

autor

Milik A.

autor

Mocha J.

• Instytut Elektroniki, Politechnika Śląska w Gliwicach,

Bibliografia

• [1] C. Claus, B. Hang, M. Hubner C. Schmutzler J. Becker W. Stechele “An XDL-based busmacro generator for customizable communications interfaces for dynamically and partially reconfigurable systems” RC Education, Porto Allegre, Brasil, May 2007.
• [2] A. Ehliar, D. Liu “Thinking Outside the Flow: Creating Customized Backend Tools for Xilinx Based Designs” FPGA World 2007, Stockholm, Sweden, September 2007.
• [3] Xilinx “XAPP 150: Virtex Series Configuration Architecture User Guide” v.1.5 09.2000.
• [4] Xilinx “XAPP 290: Two Flows for Partial Reconfiguration: Module Based or Differ-ence Based” v 4.0, 9.09.2004
• [5] Xilinx “XAPP 430: Spartan-3 Advanced Configuration Architecture”