Architektura transformacji i kwantyzacji w wysoko-przepustowym koderze H.264/AVC opartym na zaawansowanym wyborze trybu kodowania

• Autorzy: Pastuszak G.

Warianty tytułu

EN

Transforms and Quantization in the High-Throughput H.264/AVC Encoder Based on Advanced Mode Selection

• Języki publikacji: PL

Abstrakty

PL

Standard kompresji wideo H.264/AVC umożliwia uzyskanie wysokiej efektywności kompresji kosztem dużej złożoności obliczeniowej. Aby uzyskać możliwie wysoką efektywność architektura kodera opisana w tym artykule realizuje wybór trybu kodowania na bazie łącznej optymalizacji zniekształceń i stopnia kompresji. W szczególności założony przepływ danych pozwala na uzyskanie przepustowości 32 próbek/współczynników na takt zegara, co umożliwia sprawdzenie dużej ilości trybów kodowania przed wyborem najbardziej optymalnego. Architektura zawiera bloki transformacji, kwantyzacji, dekwantyzacji, odwrotnej transformacji, rekonstrukcji. Architektura obsługuje wszystkie rodzaje transformat i formaty chrominancji wyspecyfikowane w profilu Wysokim przy użyciu tych samych zasobów sprzętowych. Przepustowość uzyskiwana w układach FPGA pozwala na wybór trybu na bazie analizy zniekształceń i stopnia kompresji dla wymagań HDTV.

EN

The H.264/AVC standard allows for a high compression efficiency at the cost of computational complexity. To achieve the efficiency as high as possible, the architecture proposed in the paper supports the mode selection based on the rate-distortion optimization. In particular, the dataflow assumes throughput of 32 samples/coefficient per clock cycle, on average, allowing a lot of compression options to be checked. Moreover, the architecture supports all transform sizes specified for High Profile using the same hardware resources. Synthesis results show that the design can work at 100 MHz for FPGA Stratix II devices.

Słowa kluczowe

PL

FPGA; architektura sprzętowa; H.264/AVC; kompresja wideo

EN

FPGA; hardware architecture; H.264/AVC; video compression

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 480--482
• Opis fizyczny: Bibliogr. 9 poz., rys., tab.

Twórcy

autor

Pastuszak G.

• Instytut Radioelektroniki, Politechnika Warszawska,

Bibliografia

• [1] ITU-T Recommendation H.264 and ISO/IEC 14496-10 MPEG-4 Part 10, Advanced Video Coding (AVC), 2003.
• [2] H.- Y. Lin, Y.- C. Chao, C.- H Chen, B.- D. Liu, and J.- F. Yang, “Combined 2-D transform and quantization architectures for H.264 video coders,” ISCAS’2005, pp. 1802 - 1805, vol. 2, Kobe, Japan, 23-26 May, 2005.
• [3] R. C. Kordasiewicz and S. Shirani, „,ASIC and FPGA implementations of H.264 DCT and quantization blocks,” ICIP’2005, pp. III - 1020-3, vol. 3, Genova, Italy, 11-14 September 2005.
• [4] K.- H. Chen, J.- I. Guo, and J.- S. Wang, “A high-performance direct 2-D transform coding IP design for MPEG-4AVC/H.264,” IEEE Transactions on Circuits and Systems for Video Technology, vol. 16, no. 4, pp. 472 – 483, April 2006.
• [5] S. Lee and K. Cho, “Implementation of an AMBA-Compliant IP for H.264 Transform and Quantization,” APCCAS’2006, pp. 1071 – 1074, 4-7 Dec. 2006.
• [6] Y.- F. Lin, X.- Y. Zeng, J. Chen, Z. Zhang, “A Low Cost design for Optimized IDCT and de-quantization of H.264,” ICSICT'2006, pp. 1893 – 1895, Shanghai, China, 23-26 October 2006.
• [7] I. Amer, W. Badawy, and G. Jullien, “A high-performance hardware implementation of the H.264 simplified 8/spl times/8 transformation and quantization,” ICASSP'2005, vol. 2, pp. II/1137 - II/1140, Philadelphia, PA, 18-23 March 2005.
• [8] M. Stepniewska and A. Luczak, "Reconfigurable architecture of AVC/H.264 Integer Transform," European Signal Processing Conference, EUSIPCO2006, Florence, Italy, 4-8 September 2006.
• [9] R. R. Osorio and J. D. Bruguera, “A Unified Architecture for H.264 Multiple Block-Size DCT with Fast and Low Codt Quantization,” 9th IEEE EUROMICRO Conference on Digital System Design (DSD’2006), pp. 407-414, Dubrovnik, Croatia, August 2006.