Multi-core Audio Decoding System Based on Networks on Chip Architecture

• Autorzy: Dziurzański P. , Mąka T.

Warianty tytułu

PL

Wielordzeniowe dekodowanie strumieni dźwiękowych opartych o architekturę sieci wewnątrzukładowych

• Języki publikacji: EN

Abstrakty

EN

A heuristic core mapping dedicated to multi-path routing algorithm for mesh Network on Chip dedicated to popular stream-based audio decoder algorithms is proposed. The processing units performing stages of a number of decoders are mapped into 2D mesh nodes in order to balance and minimize the bandwidths of the structure links. The experimental results confirming the benefits of the proposed approach are provided.

PL

W artykule przedstawiono heurystyczny algorytm odwzorowywania aplikacji zdominowanych przez dane do struktury dwuwymiarowej sieci wewnątrzukładowej. Jednostki przetwarzające są odwzorowywane do sieci NoC w sposób zmniejszający i wyrównujący przepustowości magistral wewnątrzukładowych. Do wyznaczania tras użyto wielościeżkowego algorytmu routingu.

Słowa kluczowe

EN

Network on Chip (NoC); multi-path routing algorithms; core mapping techniques

PL

sieci wewnątrzukładowe; wielościeżkowe algorytmy routingu; techniki odwzorowywania rdzeni

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2008
• Tom: R. 54, nr 8
• Strony: 475--476
• Opis fizyczny: Bibliogr. 6 poz., rys., wzory

Twórcy

autor

Dziurzański P.

autor

Mąka T.

• Instytut Informatyki, Politechnika Szczecińska,

Bibliografia

• [1] T. Bjerregaard, S. Mahadevan: A Survey of Research and Practices of Network-on-Chip. ACM Computing Surveys (CSUR), vol. 38, 2006, Article 1.
• [2] P. Dziurzanski, T. Maka: Stream Transfer Balancing Scheme Utilizing Multi-Path Routing in Networks on Chip. International Workshop on Applied Reconfigurable Computing, Imperial College London, U.K., pp. 294-299, 2008.
• [3] P. Dziurzanski, T. Maka, Heuristics Core Mapping in On-Chip Networks for Parallel Stream-Based Applications. Lecture Notes in Computer Science, vol. 5101, pp. 427–435, 2008.
• [4] H. G. Lee, N. Chang, U. Y. Ogras, R. Marculescu: On-chip communication architecture exploration: A quantitative evaluation of point-to-point, bus, and network-on-chip approaches. ACM Transactions on Design Automation of Electronic Systems (TODAES) archive, vol. 12, Issue 3, 2007.
• [5] G. De Micheli, L. Benini: Networks on Chips: Technology and Tools. Morgan Kaufmann, 2006
• [6] G. J. M. Smit, et al.: Efficient Architectures for Streaming DSP Applications, Dynamically Reconfigurable Architectures. Internationales Begegnungsund Forschungszentrum fuer Informatik (IBFI), Schloss Dagstuhl, Germany, 2006.