Technika eliminacji opóźnień i zmniejszania liczby sumatorów w bitowo-szeregowym układzie mnożącym przez wektor stałych

• Autorzy: Ulacha G. , Mąka T.

Warianty tytułu

EN

Hardware expenditures reduction technique for bit-serial multiplier by a set of fixed constants

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono ideę minimalizacji liczby opóźnień i sumatorów dwuwejściowych bazującą na bitowo-szeregowej linii opóźniającej i wykorzystującą zasadę współdzielenia sumatorów. Dla przedstawionego przykładu zaprojektowania filtru FIR db8 wykazano zasadność proponowanej metody.

EN

Curtailment of number of delays and two-input adders idea based on bit-serial delay line and sharing adders is presented. Using FIR db8 filter as example, legitimacy of the proposed method has been proved.

Słowa kluczowe

PL

układy mnożące przez stałą; reprezentacja CSD; przetwarzanie bitowo-szeregowe

EN

constant multipliers; CSD representation; bit-serial processing

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 7
• Strony: 133--135
• Opis fizyczny: Bibliogr. 6 poz., rys., tab., wzory

Twórcy

autor

Ulacha G.

autor

Mąka T.

• Instytut Architektury Komputerów i Telekomunikacji, Politechnika Szczecińska,

Bibliografia

• [1] Daubechies, “Ten Lectures on Wavelets”, SIAM: Society for Industrial and Applied Mathematics, 1992.
• [2] R. Hartley: “Optimization of canonic signed digit multipliers for filter design”. IEEE Int. Symp. Circuits and Systems. Singapore, pp. 1992-1995, 1991.
• [3] T. Isshiki: “High-Performance Bit-Serial Datapath Implementation for Large-Scale Configurable Systems”, Ph. D. thesis, UCSC, 1996.
• [4] Tay-Jyi Lin, Tsang-I-tun Yang, Chein-Wei Jen: „Coefficient optimization for area-effective multiplier-less FIR filters”, Proc. of the 2003 Intematio-nal Conference on Multimedia and Expo (ICME`03), pp. 125-128, 2003.
• [5] Tariov A., Maim T.: „Synteza układów mnożących przez wartość stałą. Materiały konf. Reprogramowalne Układy Cyfrowe - RUC, Szczecin, 2003.
• [6] L. Wanhammar, “DSP Integrated Circuits”, Academic Press, 1999.