Synteza automatów stanów typu Mealy'ego z liniowym przekształceniem sieci działań i adresowaniem mikroinstrukcji

• Autorzy: Bukowiec A. , Barkalov A. A.

Warianty tytułu

EN

Synthesis of Mealy FSMs with Verticalization of Flow Chart and Addressing of Microinstructions

• Języki publikacji: PL

Abstrakty

PL

W referacie została przedstawiona metoda zmniejszenia wymaganych zasobów sprzętowych w programowalnym układzie matrycowym do implementacji skończonego automatu stanów (FSM) z wyjściami typu Mealy'ego. Zaproponowana metoda oparta jest na liniowym przekształceniu początkowej sieci działań. W rezultacie takiego przekształcenia wszystkie mikrooperacje w przekształconej sieci działań stają się kompatybilne. Umożliwia to zakodowanie każdej mikrooperacji za pomocą binarnego kodu na możliwie minimalnej liczbie bitów. W sytuacji takiej do implementacji systemu mikrooperacji potrzebny jest tylko jeden dekoder. Dodatkowo w celu zachowania tej samej liczby stanów zastosowano adresowanie mikroinstrukcji. Adres mikroinstrukcji generowany jest przez układ kombinacyjny automatu, następnie dekoder generuje mikrooperację na podstawie adresu mikroinstrukcji i kodu mikrooperacji, generowanego przez licznik mikrooperacji. Metoda ta zapewnia zmniejszenie liczby wyjść części kombinacyjnej automatu Mealy'ego w porównaniu z tą samą charakterystyką automatu Mealy`ego z kodowaniem klas kompatybilnych mikrooperacji.

EN

The method of decreasing of logic amount in programmable device implementing the logic circuit of finite state machine (FSM) is proposed. Method is based on verticalization of flow chart. As a result of verticalization all microoperations are compatible ones. It permits to encode each microoperation by code with minimal possible number of bits. In this case only one decoder is used for implementation of the microoperations system. Additionally, there is used a register for microinstruction addresses and a counter for generation of code of microoperation. This manipulation allows to secure the same number of states like for algorithm before verticalization. This method permits to minimize number of outputs of the combinational part of Mealy FSM in comparison with the same characteristic of Mealy FSM with encoding of fields of compatible microoperations.

Słowa kluczowe

PL

automat stanów; jednostka sterująca; układy programowalne

EN

FSM; control unit; FPD

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 7
• Strony: 115--117
• Opis fizyczny: Bibliogr. 8 poz., rys., tab., wzory

Twórcy

autor

Bukowiec A.

autor

Barkalov A. A.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] Adamski M., Barkalov A.: Architectural and Sequential Synthesis of Digital Devices, University of Zielona Gera Press, Zielona Góra, 2006.
• [2] Adamski M., Barkalov A., Bukowiec A.: Synthesis of Control Units on Verticalized Flow-Chart, Proceedings of the 12th Conference MIXDES`05, KrakOw, 2005, vol. 1, s. 209-213.
• [3] Baranov S.: Logic Synthesis for Control Automata, Kluwer, 1994.
• [4] Barkalov A., Bukowiec A.: Synteza automatów skończonych z wyjściami typu Mealy`ego z zastosowaniem liniowego przekształcenia sieci działań, Materiały VIII konferencji RUC`05, Szczecin, 2005, s. 9-16.
• [5] Barkalov A., Węgrzyn M.: Design of Control Units with Programmable Logic, University of Zielona Góra Press, Zielona Góra, 2006.
• [6] Barkalov A., Titarenko L., Bukowiec A.: Optimization of Circuit of Mealy Finite State Machine on FPGA Based on Encoding of the Fields of Compatible Microopemtions and Verticalization of Flow-chart, Proceedings of the 3rd IFAC Workshop DESDes'06, Rydzyna, 2006, s. 297-300.
• [7] Łuba T. (ed.): Synteza układów cyfrowych, WKL, Warszawa 2003.
• [8] Salcic Z.: VHDL and FPLDs in Digital Systems Design, Prototyping and Customization, Kluwer, 1998.