Metody kodowania stanów wewnętrznych automatu skończonego minimalizujące pobór mocy

• Autorzy: Salauyou V. , Grześ T.

Warianty tytułu

EN

The State Assignment of Finite State Machine for Minimizing the Power Dissipation

• Języki publikacji: PL

Abstrakty

PL

Opisano badania trzech algorytmów kodowania stanów wewnętrznych automatu skończonego: algorytmu kodowania kolumnowego, algorytmu "wyżarzania" oraz algorytmu sekwencyjnego. Głównym zadaniem wymienionych algorytmów jest zakodowanie stanów wewnętrznych automatu skończonego w taki sposób, aby moc pobierana przez automat skończony była jak najmniejsza. Badania eksperymentalne, które przeprowadzono na standardowych układach testowych, potwierdziły wyższość opracowanego przez autorów algorytmu sekwencyjnego.

EN

The reduction of the power dissipation is of extreme importance for mobile, battery-operated systems as well as for increasing the speed and performance of the digital systems. Based on the CMOS gate model we can prove that power dissipation depends on the applied assignment. Thus using the particular state assignment method lead to minimization of the power dissipation. In this paper three algorithms of the FSM internal states assignment were described: column-based, annealing and sequential. The main aim of those algorithms were to minimize the power dissipation in the sequential circuits by assigning the state codes with as minimal Hamming distance as possible. Experimental results show that sequential algorithm can reduce about 10% more power than other discussed algorithms.

Słowa kluczowe

PL

automat skończony; pobór mocy; kodowanie stanów wewnętrznych

EN

finite state machine; power dissipation; state assignment

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 7
• Strony: 112--114
• Opis fizyczny: Bibliogr. 8 poz., tab., wzory

Twórcy

autor

Salauyou V.

autor

Grześ T.

• Wydział Informatyki, Politechnika Białostocka,

Bibliografia

• [1] Benini L., DeMicheli G., State Assignment for Low Power Dissipation. In IEEE Journal on Solid-state Circuits, Vol. 30, No. 3 (1995), pp. 259-268.
• [2] Freitas A. T., Oliveira A. L., Implicit Resolution of the Chapman-Kolmogorov Equations for Sequential Circuits: An Application in Power Estimation. In Proceedings of Design, Automation and Test in Europe Conference and Exhibition (DATE) 2003, pp. 10764-10769.
• [3] Grześ T., Salauyou V., Metody obliczania mocy w układach cyfrowych. „Pomiary, Automatyka, Kontrola” nr 7bis (2006), str. 101-102.
• [4] Ones T., Sequential Circuits Power Modeling for Low Power Design. Proceedings of XVI Ukrainian-Polish Conference „CAD in Machinery Design. Implementation and Educational Problems’ (CADMD`2006), Polyana, Ukraine, May 22-23, 2006, pp. 54-56.
• [5] Pedram M., Power simulation and estimation in VLSI circuits, In “The VLSI Handbook”, Edited by W-K. Chen, The CRC Press and the IEEE Press, 1999.
• [6] Roy K, Prasad S. C., Circuit Activity Based Logic Synthesis for Low Power Reliable Operations. In IEEE Trans. on VLSI Systems, Vol. 1, No. 4 (1993), pp. 503-513.
• [7] Tsui C.-Y., Monteiro J., Pedram M., Devadas S., Despain A. M., Lin B., Power Estimation Methods for Sequential Logic Circuits. In IEEE Trans. on VLSI Systems, Vol. 3, No. 3 (1995), pp. 404-416.
• [8] Yang S., Logic Synthesis and Optimization Benchmarks User Guide:Version 3.0. In Technical Report, Microelectronics CenteNorth Carolina, 1991, 43 p.