Synteza jednostki sterującej z wykorzystaniem zmodyfikowanych liniowych łańcuchów bloków operacyjnych

• Autorzy: Barkalov A. A. , Titarenko L. , Bieganowski J.

Warianty tytułu

EN

Synthesis of control unit with modified operational linear chains

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę optymalizacji liczby makrokomórek PAL mikroprogramowalnego układu sterującego. Proponowana metoda wykorzystuje dodatkowe mikroinstrukcje zawierające kody pseudorównoważnych liniowych łańcuchów bloków operacyjnych. Rozwiązanie wykorzystuje osadzone bloki pamięci, które często pozostają niezagospodarowane, do implementacji pamięci sterownika. W artykule przedstawiono także przykład zastosowania omawianej metody.

EN

The method of optimization of amount of PAL macrocells in the circuit of compositional microprogram control unit is proposed. The method is based on introducing of additional microinstructions with codes of the classes of pseudo-equivalent operational linear chains. The proposed method is based on usage of natural redundance of embedded memory blocks that are used to implement the control memory. An example of application of proposed method is given.

Słowa kluczowe

PL

mikroinstrukcja; mikroprogramowy układ sterujący; CPLD; PAL

EN

control memory; compositional microprogram control unit (CMCU); CPLD; PAL

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 7
• Strony: 63--65
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., wzory

Twórcy

autor

Barkalov A. A.

autor

Titarenko L.

autor

Bieganowski J.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] De Micheli G. Synthesis and Optimization od Digital Circuits. McGraw Hill, Ny 1994, - 578 pp.
• [2] Gajski D. Principles of Digital Design. Prentice Hall, NY, 1997. – 418 pp.
• [3] V. V. Solovjev. Design of Digital Design. Prentice Hall, NY, 1997. – 418 pp.
• [4] D. Kania. Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL. Zeszyty Naukowe Politechniki Śląskiej, Gliwice, 2004. – 240 str.
• [5] A. A. Barkalov. Synthesis of control units on programable logic devices. Donetsk National Technical University, Donetsk 2002, (in Russian) – 262 pp.
• [6] C. Maxfield. The Design Warrior`s Guide to FPGAs. Academic Press, Inc., Orlando, FL, USA, 2004, - 542 pp.
• [7] M. Adamski and A. Barkalov. Architectural and sequential synthesis of digital devices, ISBN: 83-7481-039-4. University of Zielona Góra, Zielona Góra, 2006. – 199 pp.
• [8] A. Barkalov and M. Węgrzyn. Design of control units with programmable logic, ISBN: 83-7481-042-4. University of Zielona Góra Press, 2006. – 150 pp.
• [9] S. I. Baranov, Logic synthesis of Control Automata. Kluwer Academic Publishers, Boston, 1994. – 312 pp.
• [10] A. A. Barkalov. Principles of optimization of logic circuit of Moore FSM, pages 65-72. Cybernetics and system analysis, (in Russian).