Precyzyjny konwerter czasowo-cyfrowy wykorzystujący metodę skracania impulsu zrealizowany w układzie FPGA

• Autorzy: Szplet R. , Klepacki K.

Warianty tytułu

EN

Precise time-to-digital converter based on pulse-shrinking implemented in FPGA device

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 75 ps i zakresie pomiarowym 5.5 ns. Konwerter został zrealizowany w układzie programowalnym Spartan3 firmy Xilinx. Do konwersji czasowo-cyfrowej zastosowano metodę skracania impulsu. W konwerterze wykorzystano cyfrowy detektor zboczy impulsu, który umożliwia kontrolowanie wartości rozdzielczości i uniezależnia mierzony czas trwania impulsu od niekorzystnego wpływu linii transmisyjnych i programowalnych matryc połączeniowych.

EN

This paper describes design and test results of the time-to-digital converter with 75 ps resolution and 5.5 ns measurement range. The converter is implemented in a single programmable device from family Spartan3 (Xilinx). The pulse-shrinking method is used for time-to-digital conversion. Digital pulse-edges detector is applied to control of the conversion resolution and to do measured width time of pulse independent from disadvantageous influence of transmission lines and programmable switch matrixes.

Słowa kluczowe

PL

precyzyjna metrologia czasu; konwerter czas-liczba; skracanie impulsu

EN

precise time metrology; time-to-digital converter; pulse-shrinking

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 7
• Strony: 21--23
• Opis fizyczny: Bibliogr. 11 poz., rys., wykr.

Twórcy

autor

Szplet R.

autor

Klepacki K.

• Instytyt Telekomunikacji, Wojskowa Akademia Techniczna,

Bibliografia

• [1] J. Kalisz: Review of methods for time interval measurements with picosecond resolution, Metrologia, vol. 41 (2004), no. 1.
• [2] J. Janssen, A. Mantyniemi, J. Kostamovaara: A delay line based CMOS time digitizer IC with 13 ps single-shot precision, Proc. IEEE Int. Symp. Circuits and Systems ISCAS, 2005.
• [3] R. Szplet, J. Kalisz, R. Szymanowski: Interpolating Time Counter with 100 ps Resolution on a Single FPGA Device, IEEE Trans. Instrum. Meas., vol. 49, no. 4, 2000.
• [4] A. Mantyniemi, T. Rahkonen, and J. Kostamovaara: A high resolution digital CMOS time-to-digital converter based on nested delay locked loops, Proc. IEEE Int. Symp. Circuits and Systems ISCAS`99, vol. 2, 1999.
• [5] R. Szymanowski, J. Kalisz: Field programmable gate array time counter with two-stage interpolation, Rev. Sci. Instrum., vol. 76, 2005.
• [6] R. Szplet, Z. Jachna, J. Kalisz: Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA, Elektronika, nr 9, 2006.
• [7] M. Zieliński, D. Chaberski, M. Kowalski, R. Frankowski, S. Grzelak: High-resoluion time-interval measuring system implemented in single FPGA device, Measurement 35, Elsevier 2004.
• [8] R. Szplet, M. Grabowski: Konwerter czas-liczba o rozdzielczości 40 ps w układzie reprogramowalnym, Pomiary Automatyka Kontrola, nr 7bis, 2006.
• [9] S. Tisa, A. Lotito, A. Giudice, F. Zappa: Monolithic time-to-digital converter with 20ps resolution, Proc. ESSCIRC`03, 2003.
• [10] P. Chen, S-L. Liu, J. Wu: A CMOS pulse-shrinking delay element for time interval measurement, IEEE Trans. Circuits and Systems, vol. 47, no. 4, 2000.
• [1l] J. McNeill: Jitter in ring oscillators, IEEE Journal of Solid-State Circuits, vol. 32, no. 6, 1997.