

**Zbigniew JACHNA, Józef KALISZ, Krzysztof RÓŻYC**  
WOJSKOWA AKADEMIA TECHNICZNA, INSTYTUT TELEKOMUNIKACJI

## Generator precyzyjnych odcinków czasu w układzie CMOS FPGA

Dr inż. Zbigniew JACHNA

Ukończył studia na Wydziale Elektroniki WAT, obronił pracę doktorską w 2003 r. Jest adiunktem w Instytucie Telekomunikacji Wydziału Elektroniki WAT. Jego zainteresowania naukowe to projektowanie układów cyfrowych oraz tworzenie oprogramowania w zakresie precyzyjnej metrologii czasu.



e-mail: zjachna@wat.edu.pl

Prof. dr hab. inż. Józef KALISZ

Jest specjalistą w zakresie techniki cyfrowej i precyzyjnej metrologii odcinka czasu. Jest autorem wielu oryginalnych metod pomiarowych i projektów konwerterów czasowo-cyfrowych. Strona internetowa: <http://jkalisz.wel.wat.edu.pl/kalisz.htm>.



e-mail: jkalisz@wel.wat.edu.pl

### Streszczenie

Opisany jest sposób cyfrowego generowania precyzyjnie regulowanych (z rozdzielczością pikosekundową) odcinków czasu oraz prototyp generatora wykonanego w postaci komputerowej karty PCI zawierającej układ scalony syntezy DDS oraz programowalny układ FPGA. Przedstawiono budowę logiczną generatora i wybrane problemy projektowe, związane z potrzebą zapewnienia niskiego poziomu rozmycia czasowego (time jitter) oraz wyniki badań eksperymentalnych.

**Słowa kluczowe:** generacja odcinków czasu, precyzyjna metrologia czasu.

## Precise time-interval generator in a CMOS FPGA device

### Abstract

The method of generation of precise time intervals varied with picosecond resolution is described. A prototype PCI board, utilizing this method, contains a digitally controlled DDS synthesizer and a programmable CMOS FPGA device. The generator logic, experimental results and some problems related to the jitter level of generated time intervals are discussed.

**Keywords:** time-interval generator, time-interval metrology.

## 1. Opis konstrukcji generatora precyzyjnych odcinków czasu

Zasada pracy opisanego generatora precyzyjnych odcinków czasu opiera się na wykorzystaniu metody składania ściśle określonej liczby całkowitej  $N$  okresów  $T_0$  sygnału o regulowanej częstotliwości  $f_0 = 1/T_0$  [1]. Odcinek czasu o długości  $T = NT_0$  jest generowany w postaci pary oddalonych w czasie dwu impulsów lub w postaci jednego impulsu o ściśle określonym czasie trwania. Sygnał impulsowy o zadanej częstotliwości  $f_0$  jest wytwarzany przez odrębny układ scalonego syntezy DDS, programowanego cyfrowo.

Schemat blokowy generatora precyzyjnych odcinków czasu pokazuje rys. 1.

Wykonanie generatora w postaci karty komputerowej w standardzie PCI zostało wybrane ze względu na łatwość realizacji komputerowego sterowania parametrami pracy zasadniczych


Inż. Krzysztof RÓŻYC

Ukończył studia na Wydziale Elektroniki Wojskowej Akademii Technicznej (2000). Jest specjalistą naukowo-technicznym w Instytucie Telekomunikacji WAT. Jego zainteresowania zawodowe dotyczą precyzyjnej metrologii czasu oraz projektowania urządzeń z użyciem układów programowalnych.



e-mail: krozyc@wel.wat.edu.pl

bloków generatora: syntezy DDS, selektora liczby okresów oraz generatora impulsów wyzwalających.




Rys. 1. Schemat blokowy generatora precyzyjnych odcinków czasu  
Fig. 1. Block diagram of precise time-interval generator

W generatorze zastosowano scalony syntezy DDS (*Analog Devices AD9952*). Programowany selektor liczby okresów wytwarza impulsy o parametrach ustawianych przez program sterujący. Wartości  $N$  są wybierane w zakresie od  $2^0$  do  $2^{30}$  (zmianie podlega tylko wykładnik). Przy  $N = 2^{30}$  generowany odcinek czasu wynosi 14,3165577 s, lecz programowo został ograniczony do 10 s. Ponieważ liczba  $N$  może być zmieniana przez podział lub mnożenie przez dwa, zatem do generacji odcinka  $T = NT_0$  maksymalna częstotliwość  $f_{0MAX}$  musi być równa dwukrotnej częstotliwości minimalnej  $f_{0MIN}$ . Przy wyborze zakresu  $(f_{0MAX} - f_{0MIN})$  trzeba również uwzględnić wielkość rozmycia czasowego (*jitter*) okresu sygnału generowanego przez syntezy DDS.

W opisanym generatorze zastosowano  $f_{0MIN} = 75$  MHz i  $f_{0MAX} = 150$  MHz. Przy programowanym skoku częstotliwości syntezy  $\Delta f_0 = 0,093132$  Hz i częstotliwości  $f_0 = 75$  MHz rozdzielczość okresu wynosi  $\Delta T_0 = \Delta f_0 / f_0^2 = 1,66 \cdot 10^{-17}$  s, a przy  $f = 150$  MHz otrzymujemy  $\Delta T_0 = 4,14 \cdot 10^{-18}$  s.

Rozdzielczość  $\Delta T = N \cdot \Delta T_0$  generowanego odcinka czasu  $T$  stanowi najmniejszy krok zmiany  $T$ , który można uzyskać dla danej liczby  $N$  przy częstotliwości  $f_0$  i jej zmianie o  $\Delta f_0$ . Na przykład, przy  $N = 2^6 = 64$  można generować odcinki czasu o długości od  $64/(150 \text{ MHz}) = 426,7$  ns do  $64/(75 \text{ MHz}) = 853$  ns ze zmienną rozdzielczością odpowiednio od 0,27 fs do 1,06 fs.

Selektor liczby okresów (rys. 2) umożliwia wytwarzanie impulsów w trzech trybach: start-stopowym (START-STOP), wspólnym (COMMON) oraz szerokości (WIDTH). Generacja każdego impulsu lub ich sekwencji rozpoczyna się przez impuls wyzwalający TRIG (zobocze narastające) doprowadzony do eliminatora efektu metastabilności złożonego z 3 przerzutników  $D$ . Uzyskane na wyjściu eliminatora zobocze narastające inicjuje wytworzenie impulsów START o długości 10 ns w dwóch pierwszych trybach oraz początku impulsu w trybie szerokości.



Rys. 2. Uproszczony schemat logiczny selektora liczby okresów zrealizowanego w układzie FPGA XC3S200

Fig. 2. Simplified logic diagram of period number selector implemented in XCS200 FPGA device

Jednocześnie rozpoczyna pracę licznik Licz\_32 o 32 programowalnych dwójkowo cyklach liczenia. Pięcio-bitowe słowo sterujące Ster umożliwia wybór długości cyklu zliczania impulsów zegara SYNTH\_CLK pochodzących z przestrajanego syntezy DDS. Osiągnięcie stanu przepelnienia licznika (wyjście  $CO = H$ ) powoduje wyzerowanie przerzutników synchronizatora i następnie, poprzez wejście EN, wyzerowanie licznika.

Zbocze opadające sygnału na wyjściu synchronizatora powoduje generację impulsu na wyjściu STOP w trybie start-stopowym, drugiego (stopowego) impulsu na wyjściu START w trybie COMMON lub zbocza kończącego impulsu na wyjściu WIDTH.

Multiplexer grupowy Mux\_Gr umożliwia programowy wybór funkcji wyjść, tak że każde z nich może być wybrane do generacji impulsów START, STOP, WIDTH lub COMMON. Możliwy jest także wybór polaryzacji impulsów na każdym wyjściu.

Impulsy z selektora liczby okresów są doprowadzane do szybkich, scalonych buforów wyjściowych, które umożliwiają uzyskanie bardzo krótkich czasów narastania i opadania zboczy (nie większych niż 650 ps przy amplitudzie 2 V na obciążeniu 50  $\Omega$ ).

Impulsy wyzwajające są wytwarzane przez sterowany cyfrowo generator scalony Linear LTC6903. Są to impulsy o częstotliwości bądź okresie powtarzania zadanych programowo przez użytkownika w wirtualnym panelu sterującym.

Projekt generatora przeznaczony do realizacji w układzie FPGA Spartan XC3S200 (Xilinx) został wykonany z użyciem systemu projektowego Xilinx ISE 8.1i. Uzyskane wyniki analizy czasowej wskazują, że układ działa prawidłowo z sygnałami zegarowymi o częstotliwości sięgającej 160 MHz.


## 2. Oprogramowanie sterujące

Oprogramowanie sterujące służy do wytworzenia intuicyjnego interfejsu użytkownika w postaci wirtualnego panelu generatora, zawierającego wszystkie elementy potrzebne do sterowania pracą generatora (rys. 3).


Użytkownik może ustawić tryb pracy DELAY lub FREQUENCY, wybrać źródło zegara referencyjnego oraz określić dalsze parametry związane z wybranym trybem pracy. W trybie DELAY ustala się parametry torów wyjściowych A, B i C, przy czym każde z wyjść może być źródłem sygnału START, STOP, WIDTH lub COMMON. Wyboru dokonuje się myszką, wybierając nazwę sygnału umieszczoną obok napisu z nazwą wyjścia. Analogicznie wybiera się polaryzację sygnałów wyjściowych wybierając piktogram  $\square$  lub  $\square$ .

Ustawianie opóźnienia impulsów oraz okresu ich powtarzania odbywa się zgrubnie z użyciem przeciągania przebiegów przy pomocy myszki lub w sposób dokładny przez edycję wartości parametrów opisujących generowane sygnały w polach Trigger

i Delay. Generacja pojedynczych impulsów odbywa się z użyciem przycisku Single Shot, natomiast wielokrotnych (z ustalonym krokiem powtarzania) po kliknięciu na dowolny inny element pola Trigger. Oprogramowanie kontroluje dopuszczalne zakresy danych wejściowych oraz automatycznie zobrazowuje przebiegi generowanych sygnałów w sposób podobny jak na ekranie oscyloskopu.



Rys. 3. Wirtualny panel sterujący generatora w trybie DELAY  
Fig. 3. Virtual control panel of generator in DELAY mode




Rys. 4. Wirtualny panel sterujący generatora w trybie FREQUENCY  
Fig. 4. Virtual control panel of generator in FREQUENCY mode

W trybie FREQUENCY częstotliwość sygnału na wyjściu F jest regulowana w sposób analogiczny do przedstawionego wcześniej (rys. 4). Operacja przeciągania przebiegu za pomocą myszki służy do zgrubnego wyboru żądanej częstotliwości, natomiast edycja pola parametrów opisujących przebieg umożliwia precyzyjne określenie zarówno okresu jak i częstotliwości generowanego sygnału o kształcie prostokątnym.

Wirtualny panel sterujący przetwarza żądania użytkownika w sposób natychmiastowy, czyli po każdej zmianie ustawień na panelu wirtualnym następuje wysłanie odpowiedniej sekwencji sterującej do karty generatora.


## 3. Wyniki badań

Przykładowy impuls o szerokości  $T = 350$  ns na wyjściu WIDTH generatora wraz z rozkładem rozmycia czasowego (jitter) jego szerokości przedstawiony jest na rys. 5. Wartość skuteczna (RMS) rozmycia wynosi  $\sigma_T = 17,7$  ps. Pomiar wykonano z wykorzystaniem oscyloskopu LeCroy WavePro 950 (pasmo 1 GHz, 16 GS/s). Generowane impulsy mają czasy narastania/opadania poniżej 650 ps oraz amplitudę 2,4 V (dla obciążenia 50  $\Omega$ ).



Rys. 5. Rozkład rozmycia czasowego szerokości impulsu 350 ns na wyjściu WIDTH generatora

Fig. 5. Jitter distribution of the 350 ns pulses observed at the WIDTH output




Rys. 6. Rozmycie czasowe  $\sigma_T$  odcinków czasu  $T$  generowanych w zakresie 10 ns – 1 s

Fig. 6. Jitter  $\sigma_T$  of time intervals  $T$  generated in the range 10 ns – 1 s

Wykonano również pomiary wartości rozmycia czasowego  $\sigma_T$  w zakresie 10 ns – 1 s (rys. 6). Do pomiarów w zakresie 10 ns – 5  $\mu$ s wykorzystano oscyloskop *LeCroy WavePro 950* o wartości własnego rozmycia czasowego ok. 3 ps, a przy dłuższych odcinkach czasu wykorzystano licznik czasu *SR620* (*Stanford Research Systems*) charakteryzujący się własnym rozmyciem czasowym na poziomie 20 ps.

Jako zewnętrzny generator referencyjny 10 MHz wykorzystany został wzorzec rubidowy *FS725* (*Stanford Research Systems*). Dla sygnałów wytwarzanych w oparciu o wewnętrzny, kwarcowy generator 10 MHz, dla czasów większych od 100 ms, widoczny jest wpływ stabilności krótko-czasowej generatora, przejawiający się zwiększeniem wartości rozmycia czasowego generowanych odcinków czasu.



Rys. 7. Znormalizowana niepewność standardowa  $\sigma$  dla częstotliwości generowanego sygnału

Fig. 7. Normalized standard deviation  $\sigma$  of frequency of the generated signal

Testom poddany został również układ generacji sygnału prostokątnego. Praktycznie została zweryfikowana możliwość przestrajania generatora z krokiem równym 1 Hz. Wykonano także pomiary w celu wyznaczenia zakresu częstotliwości pracy generatora sygnału prostokątnego. Wyniki przedstawia rys. 7.


Układ umożliwia generację sygnałów prostokątnych w zakresie częstotliwości 0,3 – 170 MHz z niepewnością standardową nie większą niż 110 mHz.

## 4. Podsumowanie

Przedstawione urządzenie może stanowić atrakcyjną alternatywę dla kosztownych przyrządów stacjonarnych, takich jak generator *DG535* (*Stanford Research Systems*) i *P400* (*Highland Technology*). Może też konkurować z urządzeniami podobnej klasy, np. generator *T560* (*Highland Technology*), który do komunikacji z komputerem używa łącza RS lub Ethernet. Zaletą urządzeń sterowanych komputerem jest możliwość przystosowania programów obsługi do indywidualnych potrzeb użytkowników.

Parametry techniczne generatora odcinków czasu i częstotliwości, zrealizowanego w postaci komputerowej karty PCI, są następujące:

- długość  $T$  generowanego odcinka czasu w zakresie 7 ns - 10 s z krokiem  $\Delta T$  mniejszym niż 1 ps dla czasu  $< 838 \mu$ s, 10 ps dla czasu  $< 10,6$  ms, 100 ps dla czasu  $< 95$  ms, 1 ns dla czasu  $< 1,2$  ms, 8,67 ns dla czasu  $\leq 10$  s;
- rozmycie czasowe odcinków czasu  $T$  w całym zakresie generacji nie przekracza 55 ps (RMS) przy użyciu zewnętrznego wzorca rubidowego 10 MHz;
- generacja sygnału prostokątnego w zakresie częstotliwości od 0,3 do 170 MHz z krokiem 1 Hz,
- sygnały wyjściowe: impulsowe, amplituda  $\geq 2$  V, czas narastania  $t_r$  i opadania  $t_f \leq 700$  ps przy obciążeniu  $50 \Omega$ .



Rys. 8. Widok zewnętrzny karty PCI z generatorem precyzyjnych odcinków czasu  
Fig. 8. External view of the PCI board with the precise time-interval generator

## 5. Literatura

- [1] J. Kalisz, A. Ponecki, K. Rózyć: A simple, precise, and low jitter delay/gate generator, *Review of Scientific Instruments*, Vol. 74 (2003), No. 7, pp. 3507-3509