Optymalizacja realizacji układowej hierarchicznych sieci Petriego

• Autorzy: Stasiak A.

Warianty tytułu

EN

The implementation optimization of the hierarchical Petri nets

• Języki publikacji: PL

Abstrakty

PL

Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.

EN

The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.

Słowa kluczowe

PL

projektowanie zintegrowane; sieci Petriego; model formalny; systemy osadzone; systemy cyfrowe; mikrosystemy cyfrowe; FPGA

EN

hardware-software codesign; Petri nets; formal model; embedded system; digital systems; digital microsystems; FPGA; PLD

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 5
• Strony: 108--110
• Opis fizyczny: Bibliogr. 2 poz., rys., wykr., wzory

Twórcy

autor

Stasiak A.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] P. Eles, K. Kuchciński, Z. Pend, System Synthesis with VHDL, Kluwer Akademic Publishers, Londyn 1998, ISBN 0-7923-8082-7.
• [2] D. D.Gajski, F.Vahid, Specification and Design of Embedded Hardware-Software Systems , IEEE Design & Test of Computers, vol. 12, no 1, Spring 1995, pp. 53-67.
• [3] Z. Skowroński, Translacja specyfikacji funkcjonalnej układów cyfrowych na sieć Petriego dla potrzeb syntezy systemowej, PhD, Politechnika Szczecińska, Szczecin 2000.
• [4] A. Stasiak, Automatyczna dekompozycja specyfikacji behawioralnej sprzętowo-programowego mikrosystemu cyfrowego, Rozprawa Doktorska, Uniwersytet Zielonogórski, Zielona Góra, 2007.
• [5] A. Stasiak, Z. Skowroński, The intermediate model for hardware/software Microsystems based on Petri nets, DESDes'04, Wydawnictwo Uniwersytetu Zielonogórskiego, Dychów 2004, ISBN 83-89712-16-4.
• [6] P. Wolański, Modelowanie układów cyfrowych na poziomie RTL z wykorzystaniem sieci Petriego i podzbioru języka VHDL, Rozprawa doktorska, Warszawa 1998.
• [7] http://www.xilinx.com