Implementacja standardu szyfrowania AES w układzie FPGA dla potrzeb sprzętowej akceleracji obliczeń

• Autorzy: Gielata A. , Russek P. , Wiatr K.

Warianty tytułu

EN

The AES ciper standard implementation on FPGA for hardware accelerated computing

• Języki publikacji: PL

Abstrakty

PL

Tematem artykułu jest implementacja standardu szyfrowania danych AES-128 w układach reprogramowalnych FPGA. W systemach, gdzie wymagana jest duża szybkość szyfrowania informacji implementacje programowe okazują się zbyt wolne. W związku z tym zachodzi konieczność sprzętowej akceleracji obliczeń, a idealnym rozwiązaniem jest wykorzystanie do tego celu możliwości, jakie dają układy reprogramowalne FPGA. Do implementacji w języku VHDL wybrana została podstawowa wersja algorytmu określonego w standardzie AES. W celu uzyskania maksymalnej szybkości szyfrowania zastosowana została architektura potokowa modułu.

EN

In this paper we investigate hardware implementation of AES-128 cipher standard on FPGA technology. In many network applications software implementations of cryptographic algorithms are slow and inefficient. To solve the problems custom architecture in reconfigurable hardware was used to speed up the performance and flexibility of Rijndael algorithm implementation. We aimed at achieving the maximum speed and efficiency of cipher process, therefore pipeline architecture of AES module was proposed. The investigations involved simulations and synthesis of VHDL code utilizing Virtex4 series of Xilinx.

Słowa kluczowe

PL

Rijndael; AES; implementacja sprzętowa; FPGA

EN

Rijndael; AES; hardware implementation; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 5
• Strony: 48--50
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., wzory

Twórcy

autor

Gielata A.

autor

Russek P.

autor

Wiatr K.

• Akademickie Centrum Komputerowe "Cyfronet", Akademia Górniczo-Hutnicza, Kraków,

Bibliografia

• [1] Daemen J., Rijmen. V.: The design of Rijndael, 2002.
• [2] Advanced Encryption Standard Development Effort, http://www.nist.gov/aes
• [3] FIPS PUB 197, Advanced Encryption Standard (AES), National Institute of Standards and Technology, U.S Department of Commerce, November 2001.
• [4] Daeman J., Rijmen V.: AES Proposal: Rijndael, Proceedings of the First Advanced Encryption Standard Candidate Conference, Ventura, California, NIST, August 1998.
• [5] Gaj K., Chodowiec P.: Comparison of the hardware performance of the AES candidates using reconfigurable hardware, Proc. 3rd Advanced Encryption Standard (AES) Candidate Conference, New York, April 13-14, 2000.
• [6] Ferguson N., Schneider B.: Kryptografia w praktyce, 2004.
• [7] Zwoliński M.: Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, 2002.
• [8] Gaj K., Chodowiec P.: Hardware performance of the AES finalists - survey and analysis of results, http://ece.gmu.edu/c A ES_survey.pdf
• [9] Gaj K., Chodowiec P.: Fast implementation and fair comparison of the final candidates for Advanced Encryption Standard using Fields Programmable Gate Arrays, San Francisco, CA, April 8-12, 2001.
• [10] Lawrence E. Bassham III: Efficiency Testing of ANSI C Implementations of Roundl Candidate Algorithms for the Advanced Encryption Standard, October 13, 1999.