Reprezentacja przestrzeni stanów sterownika logicznego z wykorzystaniem kodowanych diagramów decyzyjnych

• Autorzy: Bubacz P. , Adamski M.

Warianty tytułu

EN

Reconfigurable Logic Controller state space representation using encoded Binary Decision Diagrams

• Języki publikacji: PL

Abstrakty

PL

W pracy porównano znane z literatury metody zwartej reprezentacji przestrzeni stanów dla rekonfigurowanego sterownika logicznego. Przedstawiono zalety heurystycznego sposobu kodowania miejsc sieci Petriego, dzięki któremu uzyskuje się diagramy OBDD o znacznie mniejszej złożoności przydatne zarówno podczas analizy, jak i syntezy układowej algorytmu sterowania binarnego.

EN

In the paper some known methods for an effective representation of the state space in reconfigurable logic controller are compared. The advantages of heuristic method of Petri net place encoding, which is adapted for a compact encoding technique of Binary Decision Diagrams, are given.

Słowa kluczowe

PL

binarne diagramy decyzyjne; OBDD; rekonfigurowane sterowniki logiczne; kodowanie stanów; synteza logiczna; weryfikacja formalna

EN

Ordered Binary Decision Diagram; Reconfugurable Logic Controller; state encoding; logic synthesis; formal verification

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 5
• Strony: 24--26
• Opis fizyczny: Bibliogr. 12 poz., rys., tab., wzory

Twórcy

autor

Bubacz P.

autor

Adamski M.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] Adamski M.: Heurystyczna metoda strukturalnego kodowania miejsc sieci Petriego, Zeszyty Naukowe WSI, Nr 78, Zielona Góra, 1986, s. 113-125.
• [2] Adamski M., Chodan M.: Modelowanie układów sterowania dyskretnego z wykorzystaniem sieci SFC, Wydaw. PZ, Zielona Góra, 2000.
• [3] Adamski M., Karatkevich A., Węgrzyn M. (Red.): Design of embedded control systems, Springer, New York, 2005.
• [4] Bilinski K., Adamski M., Saul J. M., Dagless E. L.: Petri-net-based algorithms for parallel-controller synthesis, IEE Proceedings-Computers and Digital Techniques .- 1994, Vol. 141, no 6, s. 405-412.
• [5] Bubacz P., Adamski M.: Heuristic algorithm for an effective state encoding for reconfigurable matrix-based logic controller design, PDeS 2006: proceedings of IFAC workshop. Brno, Czechy, 2006, s. 236-241.
• [6] David R., Alla H.: Petri Nets and Grafcet, Prentice Hall Int., USA, 1992.
• [7] Kozłowski T., Dagless E. L., Saul J. M., Adamski M., Szajna J.: Parallel controller synthesis using Petri nets, IEE Proceedings-Computers and Digital Techniques .- 1995, Vol. 142, no 4, s. 263-271.
• [8] Miczulski P.: Reprezentacja hierarchicznego grafu znakowań z wykorzystaniem funkcji monotonicznych, Informatyka - sztuka czy rzemiosło - KNWS'05, Oficyna wydawnicza UZ, 2005, s. 73-78.
• [9] Minato S.: Binary decision Diagrams and application for VLSI CAD, Kluwer Academic Publishers, Boston 1996.
• [10] Pastor E., Cortadella J., Roig 0. Symbolic Analysis of Bounded Petri Nets. IEEE Transactions on Computers, Vol. 50, No. 5, May 2001, pp. 432-448.
• [11] Carmona J., Colom J., Cortadella J., Garcia-Valles F.: Synthesis of asynchronous controllers using integer linear programming. IEEE Transactions on Computer-Aided Design, 25 (9), 2006, s. 1637-1651.
• [12] Strona program DDCaIc - http://vlsi.colorado.edu/—fabio/