Synthesis of control unit with modified operational linear chains

• Autorzy: Barkalov A. A. , Titarenko L. , Bieganowski J.

Warianty tytułu

PL

Synteza jednostki sterującej z wykorzystaniem zmodyfikowanych liniowych łańcuchów operacyjnych

• Języki publikacji: EN

Abstrakty

EN

The method that considers optimization of the amount of PAL macrocells in the circuit of compositional microprogram control unit is proposed. The method is based on the introduction of additional microinstructions codes of the classes of pseudoequivalent operational linear chains. The proposed method is based on usage of the natural redundancy of embedded memory blocks which are used to implement the control memory. An example of application of proposed method is given.

PL

W artykule przedstawiono metodę optymalizacji liczby makrokomórek PAL mikroprogramowalnego układu sterującego. Proponowana metoda wykorzystuje dodatkowe mikroinstrukcje zawierające kody pseudo-równoważnych liniowych łańcuchów operacyjnych. Rozwiązanie wykorzystuje osadzone bloki pamięci, które często pozostają niezagospodarowane, do implementacji pamięci sterownika. W artykule przedstawiono także przykład zastosowania omawianej metody.

Słowa kluczowe

EN

microinstruction; control memory; compositional microprogram control unit (CMCU); CPLD; PAL

PL

mikroinstrukcja; mikroprogramowy układ sterujący; CPLD; PAL

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2007
• Tom: R. 53, nr 5
• Strony: 15--17
• Opis fizyczny: Bibliogr. 10 poz.,

Twórcy

autor

Barkalov A. A.

autor

Titarenko L.

autor

Bieganowski J.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] De Micheli G. Synthesis and Optimization od Digital Circuits. McGraw Hill, NY, 1994, 578 pp.
• [2] Gajski D. Principles of Digital Design. Prentice Hall, NY, 1997, 418 pp.
• [3] V. V. Solovjev. Design of digital systems using the programmable logic integrated circuits. Hot Line-Telecom, Moscow, 2001, (in Russian), 636 pp.
• [4] D. Kania. Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PAL. Zeszyty Naukowe Politechniki Gliwice, 2004, 240 str.
• [5] A. A. Barkalov. Synthesis of control units on programmable logic devices. Donetsk National Technical University, Donetsk, 2002, (in Russian), 262 pp.
• [6] C. Maxfield. The Design Warrior's Guide to FPGAs. Academic Press, Inc., Orlando, FL, USA, 2004, 542 pp.
• [7] M. Adamski and A. Barkalov. Architectural and sequential synthesis of digital devices, ISBN: 83-7481-039-4. University of Zielona Góra, Zielona Góra, 2006, 199 pp.
• [8] A. Barkalov and M. Węgrzyn. Design of control units with programmable logic, ISBN: 83-7481-042-4. University of Zielona Góra Press, Zielona Góra, 2006, 150 pp.
• [9] S. I. Baranov. Logic synthesis of Control Automata. Kluwer Academic Publishers, Boston, 1994, 312 pp.
• [10] A. A. Barkalov. Principles of optimization of logic circuit of Moore FSM, pages 65-72. Cybernetics and system analysis, 1998, (in Russian).