Powiadomienia systemowe
- Sesja wygasła!
- Sesja wygasła!
Identyfikatory
Warianty tytułu
Diminished-1 arithmetic
Języki publikacji
Abstrakty
Arytmetyka zredukowanego systemu binarnego umożliwia wykonywanie operacji modulo w binarnych układach logicznych liczących modulo . Z tego powodu jest ona chętnie stosowana w algorytmach cyfrowego przetwarzania sygnałów, na przykład do obliczeń transformaty Fouriera modulo liczby Fermata. W literaturze polskiej system ten nie był dotychczas omawiany. Artykuł przedstawia szczegółową definicję zredukowanego systemu binarnego oraz przedstawia zasady wykonywania elementarnych operacji arytmetycznych w układach cyfrowych.
Diminished-1 arithmetic makes possible performing modulo-2n+1 operations in binary arithmetic hardware which computes modulo-2n. For this reason it is willingly used in various digital signal processing applications, for instance in computing modulo-Fermat-number Fourier transforms. In this article the definition of the diminished-1 system is discussed in detail in comparison to the natural binary system. Basic arithmetic diminished-1 operations in binary circuits are also considered.
Wydawca
Czasopismo
Rocznik
Tom
Strony
76--79
Opis fizyczny
Bibliogr. 3 poz., rys., tab., wzory
Twórcy
autor
autor
autor
- Katedra Automatyki, Wydział Elektrotechniki i Automatyki, Politechnika Gdańska, z.ulman@ely.pg.gda.pl
Bibliografia
- [1] J. H. McClellan, „Hardware realization of a Fermat number transform", IEEE Trans. Acoust. Speech, Signal Processing, vol. ASSP-24, pp. 216-225, June 1976.
- [2] L. M. Leibowitz, „A simplified binary arithmetic for the Fermat number transform", IEEE Trans. Acoust. Speech, Signal Processing, vol. ASSP-24, pp. 356-359, October 1976.
- [3] S. Sunder, „Area-efficient diminished-1 multiplier for Fermat numbertheoretic transform", IEE PROCEEDINGS-G, vol. 140, No 3, June 1993.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0036-0020