Identyfikatory
Warianty tytułu
Projektowanie mnożnika zespolonego oparte na splocie z użyciem wielomianowego systemu resztowego
Języki publikacji
Abstrakty
The complex multiplication is one of the basic operations in digital signal processing. In this work the design procedure of the complex multiplier based on the well-known decomposition algorithm of Skavantzos and Stouraitis is presented. The algorithm makes use of encoding n-bit numbers as polynomials of degree 7 in the ring of polynomials modulo with -bit coefficients. The complex multiplication is carried out as an eight point cyclic convolution. The design procedure is illustrated by the computational example and design of a small multiplier.
Mnożenie zespolone jest jedną z podstawowych operacji w cyfrowym przetwarzaniu sygnałów. W niniejszej pracy przestawiono metodę projektowania mnożników zespolonych opartą na znanym algorytmie dekompozycji Skavantzosa and Stouraitisa. W algorytmie tym stosuje się kodowanie liczb n-bitowych jako wielomianów stopnia 7 w pierścieniu wielomianów modulo ze współczynnikami -bitowymi. Mnożenie zespolone jest następnie realizowane jako 8-punktowy splot cykliczny. Proponowaną metodę projektowania zilustrowano przykładem obliczeniowym oraz przykładowym projektem mnożnika.
Wydawca
Czasopismo
Rocznik
Tom
Strony
68--71
Opis fizyczny
Bibliogr. 7 poz., tab., wzory
Twórcy
Bibliografia
- [1] R. E. Blahut: Fast Algorithms for Digital Signal Processing, Addison-Wesley, 1987.
- [2] S. Winograd: On the time required to perform multiplication, Journal of the ACM, vol. 14, pp. 793-802.
- [3] R. P. Brent, H. T. Kung: The chip complexity of binary arithmetic, Proceedings of the 12th Annual ACM Symposium on the Theory of Computers, 1980.
- [4] A. Skavantzos, T. Stouraitis: Decomposition of Complex Multipliers Using Polynomial Encoding, IEEE Transactions on Computers, Vol. 41, No. 10, October 1992.
- [5] K. Hwang: Computer Arithmetic, Wiley, 1979.
- [6] Smyk R., Czyżak M., Ulman Z. : Complex multiplier based on polynomial residue number system, IC-SPETO 2005, XXVIII Międzynarodowa Konferencja z Podstaw Elektrotechniki i Teorii Obwodów, Gliwice-Ustroń, 11-14.05. 2005, s. 215-219.
- [7] Samsung Electronics: Standard Cell Logic Library STDL 130, 2005.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BSW4-0036-0018