Weryfikacja i synteza programów dla reprogramowalnych sterowników logicznych z wykorzystaniem funkcji monotonicznych i diagramów BDD

• Autorzy: Miczulski P.

Warianty tytułu

EN

Analysis and synthesis of programs for reconfigurable logical controllers with using monotone functions and diagrams BDD

• Konferencja: Reprogramowalne Układy Cyfrowe (18-19 maja 2006; Szczecin; Polska)
• Języki publikacji: PL

Abstrakty

PL

Artykuł jest podsumowaniem prac badawczych autora w zakresie poszukiwania efektywnych metod projektowania reprogramowalnych sterowników cyfrowych. Opisana metoda weryfikacji behawioralnej i syntezy funkcjonalnej, programów sterowania binarnego, bazuje na autorskiej koncepcji reprezentacji przestrzeni stanów, za pomocą funkcji monotonicznych i hierarchicznych diagramów decyzyjnych. Metoda weryfikacji behawioralnej pozwala na analizę właściwości sieci Petriego, w celu wykrycia wadliwych konstrukcji układu. Wynikiem syntezy funkcjonalnej są równania logiczne opisujące zachowanie układu i dekompozycja współbieżnych algorytmów sterowania binarnego na algorytmy sekwencyjne.

EN

The results of research for the effective methods of designing of reprogrammable logical controllers were presented. The described method of behavioural verification and functional synthesis of binary control programs is based of author's idea of state space representation. The state space is represented by means of monotone logical functions and hierarchical binary decision diagrams. The method of behavioural verification allows, during the analysis of Petri net properties, to find out the incorrect part of a controller specification. As the result of the functional synthesis logical equations are obtained. They define a control behaviour and a decomposition of the concurrent algorithms into sequential algorithms.

Słowa kluczowe

PL

weryfikacja programów; synteza programów; reprogramowalne sterowniki logiczne; funkcje monotoniczne; diagramy BDD

EN

analysis; synthesis; programs for reconfigurate logical controllers; using monotone functions and diagrams BDD; diagrams BDD

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2006
• Tom: R. 52, nr 7 bis
• Strony: 112--114
• Opis fizyczny: Bibliogr. 9 poz.

Twórcy

autor

Miczulski P.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] K. Biliński, Application of Petri nets in parallel controller design, PhD. Thesis. University of Bristol, 1996.
• [2] D. D. Gajski, F. Vahid, S. Narayan, J. Gong, Specification and Design of Embedded Systems, Prentice Hall, New Jersey, 1994.
• [3] A. Ghosh, S. Devadas, A. R. Newton, Sequential Logic Testing and Verification. Kluwer Academic Publishers, 1992.
• [4] P. Miczulski, Reprezentacja hierarchicznego grafu znakowań z wykorzystaniem funkcji monofonicznych, KNWS, Złotniki Lub., 2005.
• [5] P. Miczulski, Weryfikacja poprawności opisu współbieżnych sterowników cyfrowych z wykorzystaniem diagramów decyzyjnych, VII Krajowa Konferencja Naukowa RUC, Szczecin, 2004.
• [6] P. Miczulski. Algorithm for calculating Petri nets hierarchical state spaces using the connected system of decision diagrams. Design of embedded control systems, New York, Springer, pp. 85-94, 2005.
• [7] P. Miczulski, M. Adamski, Wykorzystanie diagramów BDD do dekompozycji współbieżnych algorytmów sterowania binarnego na algorytmy sekwencyjne. VIII Krajowa Konferencja Naukowa RUC, Szczecin, 2005.
• [8] S. Minato, Binary Decision Diagrams and Applications for VLSI CAD, Academic Publishers, 1996.
• [9] E. Pastor, J. Cortadella, O. Roig, Symbolic Analysis of Bounded Petri Nets, IEEE Transactions on Computers, Vol. 50, No. 5, 2001.