Sprzętowa akceleracja obliczeń w oparciu o środowiska EDK i Magistralę OPB

• Autorzy: Jamro E. , Wiatr K.

Warianty tytułu

EN

Hardware computing acceleration employing embedded development kit and on-chip peripheral bus

• Konferencja: Reprogramowalne Układy Cyfrowe (18-19 maja 2006, Szczecin; Polska)
• Języki publikacji: PL

Abstrakty

PL

W niniejszym artykule przedstawiono zastosowanie środowiska Xilinx EDK oraz standardu magistrali On-Chip Peripheral Bus (OPB) do przyspieszenia wykonywania obliczeń. W ramach artykułu zaprezentowano lokalne przetwarzanie danych oraz zaproponowano modyfikację architektury potokowej DePiAr dla środowiska EDK.

EN

This paper presents how Xilinx Embedded Development Kit (EDK) and On-chip Peripheral Bus (OPB) based hardware system can be employed to accelerate computing. Local data processing and modification of Dedicated-Pipeline-Architecture (DePiAr) for EDK are the most important features of presented architectures.

Słowa kluczowe

PL

akceleracja sprzętowa obliczeń; środowiska EDK; magistrala OPB

EN

hardware computing acceleration employing; on-chip peripheral bus

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2006
• Tom: R. 52, nr 7 bis
• Strony: 71--73
• Opis fizyczny: Bibliogr. 13 poz.

Twórcy

autor

Jamro E.

autor

Wiatr K.

• Akademia Górniczo-Hutnicza, Kraków,

Bibliografia

• [1] Xilinx Inc. Embedded Development Kit EDK 8.1 Embeded System Tools Reference Manual, Oct. 2005
• [2] IBM Inc. On-Chip Penpherial Bus, Application Specification v.2.1, April 2001
• [3] Ashenden, P. J. "The designer's guide to VHDL", Morgan Kaufmann Publishers, Inc. 1996.
• [4] OpenCores.org WISHBONE System-On-Chip (SoC) Interconnection Architecture for Portable IP Cores, Rev. B.3 7 Sep. 2002, www.opencores.org
• [5] Xilinx Inc. System Generator tor DSP v. 8.1,2005, www.xilinx.com
• [6| Celoxiea, Handle-C Language Reference Manual v.3.1, Celoxica 2002
• [7] Chappell S., Sullivan C. Handle-C co-processing & co-design of Fieled Programmable System on Chip, JCRA Sep. 2002, http://www.celoxica.corn/techlib/files/CEL-W0307I71L3E-62.pdf
• [8] Xilinx Inc. Embedded Processing http://www.xilinx.com/product/design_resources/proc_central
• [9] Xilinx Inc. OPB IPIF (v.3.01b) Xilinx: http://ww w .x il inx.com/bvdocs/i peen tcr/data_shect/opb_ipi f.pd f
• [10] Jamro E., Wiatr K. Wbudowany analizator stanów logicznych do testowania projektów FPGA, Reprogramowalne Układy Cyfrowe, Szczecin 13-14 Maj 2004, pp. 317-324.
• [11] Wiatr K. Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego, AGH Uczelniane Wydawnictwa Naukowo-Dydaktyczne. Kraków 2002
• [12] Jamro E., Wielgosz M., Wiatr K., Implementacja Adaptacyjnego Kodera Huffmana w Układach FPGA. Reprogramowalnc Układy Cyfrowe. Szczecin 12-13 Maj 2005, pp. 207-214
• [13] Jamro E., Wiatr K. Implementacja w układach FPGA silnie zrównoleglonej operacji Look-Up Table, AGH Uczelniane wydawnictwo Naukowo-Dydaktyczne, Automatyka, t. 9 z. 3, str. 543-553, Kraków 2005