Kosynteza dynamicznie rekonfigurowalnych systemów SOPC

• Autorzy: Czarnecki R. , Deniziak S.

Warianty tytułu

EN

Co-synthesis of dynamically reconfigurable SOPC systems

• Konferencja: Reprogramowalne Układy Cyfrowe (18-19 maja 2006; Szczecin; Polska)
• Języki publikacji: PL

Abstrakty

PL

Wzrost złożoności współczesnych układów FPGA umożliwił implementowanie w jednym układzie całych systemów komputerowych (SOPC). W pracy zostanie zaprezentowana metoda automatycznej syntezy dynamicznie rekonfigurowanych systemów SOPC. Architektury dynamicznie rekonfigurowalne pozwalają na dużo lepsze wykorzystanie dostępnych zasobów sprzętowych, poprzez wielokrotne ich użycie dla różnych funkcjonalności w ramach działania tej samej aplikacji. Możliwe jest to dzięki częściowo rekonfigurowalnym układom FPGA. Zaprezentowany rafinacyjny algorytm kosyntezy maksymalizuje szybkość projektowanego systemu SOPC przy zadanym ograniczeniu powierzchni układu FPGA.

EN

In this work a co-synthesis method, which allows for optimization of dynamically reconfigurable SOPC system architecture, is presented. Partially reconfigurable FPGAs let better use hardware resources due to reuse of the same parts of the chip for different functionalities in the same application. The algorithm maximizes speed of the SOPC system taking into consideration FPGA's area constraints. It produces new solutions using iterative improvement methods. Experimental results showed that applying partially reconfigurable FPGAs significantly increases SOPC performance. In dynamically reconfigurable systems tasks are mostly executing in hardware.

Słowa kluczowe

PL

kosynteza syntezów SOPC

EN

co-synthesis SOPC systems

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2006
• Tom: R. 52, nr 7 bis
• Strony: 34--36
• Opis fizyczny: Bibliogr. 14 poz.

Twórcy

autor

Czarnecki R.

autor

Deniziak S.

• Politechnika Krakowska,

Bibliografia

• [Blo03] B. Bodget, P. J. Roxby, R. Keller, “A Self-reconfiguring Plaiform”, Proc. FPL 2003, pp. 565-574.
• [Car04] E. Carvalho, N. Calazans, E. Briao, F. Moraes, “PaDReH - A Framework for the Design and Implementation of Dynamically and Partially Reconligurable Systems”, Proc. SBCCI, pp. 10-15, 2004.
• [Cha99] Chatha K. S., R.Vemuri, “Hardware-Software Codesign for Dynamically Recunfigurable Architectures”, Proc. FPL, pp. 175-184, 1999.
• [Com02| Compton K., S. Hauck, “Reconfigurable Computing: A Survey of Systems and Software”, ACM Computing Surveys, Vol 34, No. 2, June 2002, pp. 171-210.
• [Cza03] R. Czarnecki, S. Deniziak, K.Sapiecha, “An Iterative Improvement Co-synthesis Algorithm for Optimization of SOPC Architekture with Dynamically Reconfigurable FPGAs”, Proc EUROMICRO DSD, 2003, pp. 443-446.
• [DeH98] A. DeHon, “Comparing Computing machines”. Proc. SPIE Configurable Computing: Technology and Applications, pp. 124-133, 1998.
• [Dic98] Dick R. P., N. K.Jha, “CORDS: Hardware-Software Co-Synthesis of Reconfigurable Real-Time Distributed Embedded Systems”, Proc. ICCAD, pp. 62-68, 1998.
• [Eis02] M. Eisenring, M. Platzner, “A Framework for Run-lime reconfigurable Systems”, The Journal of Supercomputing, v. 21, pp. 145 159, 2002.
• (Kal02] H. Kalte, D. Langen, E. Vonnahme, A. Brinkmann, U. Ruckert, ‘Dynamically Reconfigurable Sysiem-on-Programmable-Chip “, Proc. Euromicro PDP, pp. 235-242, 2002.
• [Lee02] S. Lee, S. Yoo, K. Choi, “Reconfigurable SoC Design with Hierarchical FSM and Synchronous Dataflow Model”, Proc. CODES,pp. 199-204, 2002.
• [LiY00] Li Y., T. Callahan, E. Darnell, R. Harr, U. Kurkurc, J. Stockwood, “Hardware-Software Co-Design of Embedded Reconfigurable Architectures”, Proc. DAC, pp. 507-512, 2000.
• [Moh05] Mohsen A., Hofmann R. “Automated and Energy-Efficient Co-Synthesis for Distributed Embedded Systems”, Proc. ISSCS, Vol. 2, pp. 777-780, 2005.
• [Sin94] S. Singli, P. Bellec, “Virtual Hardware for Graphics Applications using FPGAs”, Proc. FCCM, pp. 49-58, 1994.
• [Tri97] Trimberger S., D. Carberry, A. Johnson, J. Wong, “A Time-Multiplexed FPGA”, Proc. FCCM, pp. 22-28. 1997.