Częściowa rekonfiguracja sterowników binarnych opisanych sieciami Petriego

• Autorzy: Węgrzyn M.

Warianty tytułu

EN

A partial reconfiguration of Petri net-described Logic Controllers

• Konferencja: Konferencja Informatyka - Sztuka czy Rzemiosło (19-22 czerwca 2006, Złotniki Lubińskie; Polska)
• Języki publikacji: PL

Abstrakty

PL

W prezentowanym artykule przedstawiono metodę projektowania reprogramowalnych sterowników binarnych pod kątem ich częściowej rekonfiguracji. Do specyfikacji algorytmów sterowania stosowana jest hierarchiczna sieć Petriego. Projektowane układy implementowane są w strukturach programowalnych FPGA. Opracowana metoda uwzględnia możliwość zastąpienia złożonych fragmentów sieci (podsieci lub mikromodułów, tzn. makromiejsc i makrotranzycji) innymi w celu dopasowania algorytmu sterowania do realizacji nowych zadań. W przeprowadzonych testach wykorzystano układu FPGA firmy Xilinx. Testy wykazały skuteczność metody przy zachowaniu łatwości modyfikacji algorytmu.

EN

In the paper a new method of Logic Controller design for a partial reconfiguration is presented. Programs of Logic Controllers are specified by means of hierarchical Petri nets. As a final technology programmable logic is applied. The proposed method allows replacing complex parts of the net (i.e. subnet, macroplaces, or macrotransitions) by other ones for realization of new tasks by the controller. Xilinx FPGAs have been used in tests. The tests showed a method effectiveness, while modifications of the algorithms were easy carried out.

Słowa kluczowe

PL

sterownik binarny; hierarchiczna sieć Petriego; częściowa rekonfiguracja; FPGA

EN

logic controllers; hierarchical Petri net; patrial reconfiguration; FPGA

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2006
• Tom: R. 52, nr 6 bis
• Strony: 26--28
• Opis fizyczny: Bibliogr. 9 poz.

Twórcy

autor

Węgrzyn M.

Bibliografia

• [1] Atmel, “Field Programmable Gate Array”, www.atmel.com/products/ FPGA, 2006.
• [2] M. Adamski, M. Węgrzyn, P. Wolański, “A VHDL based Approach to Logic Controllers Design”, Proceedings of the International Conference - Programmable Devices and Systems, PDS’98, 24-25.02.1998, ss. 9-16.
• [3] M. Adamski, M. Węgrzyn, “Implementacja współbieżnych algorytmów sterowania w reprogramowalnych sterownikach logicznych”, Pomiary Automatyka Kontrola, 2003, nr 2-3, ss. 21-25.
• [4] L. Ferrarini, “An Incremental Approach to Logic Controller Design with Petri Nets”, IEEE Transactions on System, Man, and Cybernetics, May/June 1992, Vol. 22, No. 3, ss. 461-474.
• [5] L. Gomes, A. Steiger-Garção, “Petri net based hierarchical state machine model for reactive real-time systems”, Proceedings of the 2nd Conference on Automatic Control CONTROL’96, Porto (Portugalia), 11-13.09.1996, ss.709-714.
• [6] R. Hartenstein, “Reconfigurable Computing: a New Business Model - and its Impact on SoC Design”, Proceedings of the EUROMICRO Symposium on Digital Systems Design, DSD 2001, ss. 103-110.
• [7] M. Węgrzyn, M. Adamski, “Hierarchical Approach for Design of Application Specific Logic Controller”, IEEE International Symposium on Industrial Electronics ISIE’99, Bled, Slovenia, 12-16.07.1999, Vol. 3, ss. 1389-1394.
• [8] M. Węgrzyn, „Rozproszony system sterowania bezpiecznego z rekonfigurowalnymi układami lokalnymi”, Materiały II Konferencji Naukowej - Informatyka - sztuka czy rzemiosło, KNWS 2005, Złotniki Lubańskie, Polska, 2005, Oficyna Wydaw. Uniwersytetu Zielonogórskiego, Zielona Góra, 2005, ss. 127-132.
• [9] Xilinx, “XAPP290, Two Flows for Partial Reconfiguration: Module-Based or Difference-Based”, www.xilinx.com, 2004.