Zrównoleglanie algorytmów sterowania w systemach klasy PLC

• Autorzy: Andrzejewski G. , Skowroński Z.

Warianty tytułu

EN

Parallelising process of control algorithms in PLC systems

• Konferencja: Konferencja Informatyka - Sztuka czy Rzemiosło (19-22 czerwca 2006; Złotniki Lubińskie; Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodykę projektowania algorytmów sterowania, w których można wydzielić procesy współbieżne. Wskazano możliwość wykorzystania profesjonalnych narzędzi wspomagających projektowanie systemów cyfrowych, a w szczególności automatycznego translatora opisu HDL do interpretowanej sieci Petriego. Przedstawiono zarys algorytmu zrównoleglania procesów sekwencyjnych, a także metodę realizacji automatów skończonych i interpretowanych sieci Petriego, z wykorzystaniem języka LD (IEC 61131-3).

EN

A method for designing controller algorithms (with some concurrent processes) has been discussed. Particularly, this paper presents a usage of computer-aided design tools to solve synthesis problems of digital controllers and describes a method for transforming their specifications that are frequently given in sequential form - for example, processes in HDL into interpreted Petri nets. A paper also shows a parallelising process of control algorithms and a method of implementation of FSM and Petri nets with LD language (IEC 61131-3).

Słowa kluczowe

PL

procesy współbieżne; interpretowane sieci Petriego; systemy PLC

EN

parallel processes; interpreted Petri nets; PLC systems

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2006
• Tom: R. 52, nr 6 bis
• Strony: 62--64
• Opis fizyczny: Bibliogr. 8 poz.

Twórcy

autor

Andrzejewski G.

autor

Skowroński Z.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski,

Bibliografia

• [1] M. Adamski, Z. Skowroński: Interpretowane sieci Petriego - model formalny w zintegrowanym projektowaniu mikroprocesorowych systemów sprzętowo-programowych, PAK, 2003, nr 2-3, s. 17-20
• [2] G. Andrzejewski: Program model of Petri net, Proc. of CAD DD 2001, Minsk, Belarus, 2001, Vol. 1, s. 87-92
• [3] G. Andrzejewski: Programowy model interpretowanej sieci Petriego dla potrzeb projektowania mikrosystemów cyfrowych, Zielona Góra, Oficyna Wydawnicza UZ, 2003
• [4] Z. Skowroński: Problem translacji specyfikacji funkcjonalnej układów cyfrowych w języku VHDL na interpretowaną sieć Petriego w zintegrowanej syntezie systemów sprzętowo-programowych, Mat. konf. RUC 2001, Szczecin, 2001, s. 103-113
• [5] Z. Skowroński: Metoda transformacji specyfikacji behawioralnej układów cyfrowych na sieci Petriego w syntezie systemowej, Mat. konf. KNWS' 05, Złotniki Lubańskie, 2005, s. 55-65
• [6] IEEE Standard VHDL Language Reference Manual, IEEE, New York, 1988
• [7] IEEE Standard HDL Based on the Verilog? HDL, IEEE, New York, 1996
• [8] IEC 61131 Programmable Controllers, New York, 1993