Implementacja współbieżnych algorytmów sterowania w reprogramowalnych sterownikach logicznych

• Autorzy: Adamski M. , Węgrzyn M.

Warianty tytułu

EN

Concurrent control algorithm implementation using reprogrammable

• Języki publikacji: PL

Abstrakty

PL

W artykule omówiono metodologię bezpośredniego odwzorowania sieci Petriego opisującej algorytm sterowania, równoważnej grafowi SFC (Sequential Function Chart), w strukturze reprogramowalnego sterownika logicznego, realizowanego z wykorzystaniem układów typu FPGA i CPLD. Wskazano na rolę języków HDL (VHDL i Verilog) w modelowaniu i syntezie rozpatrywanej klasy układów.

EN

In the paper, a method of direct mapping of Petri net describing logic controllers, or equivalent Sequential Function Chart (SFC), into a structure of reprogrammable logic controller realized by means of programmable logic (FPGA and CPLD), is presented. In addition, using of HDLs in modeling and synthesis of considered circuits is discussed.

Słowa kluczowe

PL

reprogramowalne sterowniki logiczne; algorytmy sterowania; implementacja współbieżnych algorytmów sterowania

EN

reprogrammable Logic controllers; concurrent control algorithm implementation

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2003
• Tom: R. 49, nr 2/3
• Strony: 21--25
• Opis fizyczny: Bibliogr. 19 poz., rys., wzory mat.

Twórcy

autor

Adamski M.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski

autor

Węgrzyn M.

• Instytut Informatyki i Elektroniki, Uniwersytet Zielonogórski

Bibliografia

• 1. Adamski M.: Projektowanie cyfrowych systematyczną metodą strukturalną, Seria: Monografie, Nr 49. Wydawnictwo WSInż., Zielona Góra, 1990.
• 2. Adamski M.: Parallel Controller Implementation using Standard PLD Software, w W. R. Moore, W. Luk (Ed.), FPGAs, Abingdon EE&CS Books, Abingdon, England, 1991, str. 296-304.
• 3. Adamski M.: SFC, Petri Nets and Application Specific Logic Controllers. Proceedings of the IEEE Int. Conf. on Systems, Ma, and Cybernernetics, IEEE, San Diego, USA, 11-14.10.1998, str. 728-733.
• 4. Adamski M.: Application Specific Logic Controllers for Safety Critical Systems, Proceedings of the 1999 IFAC Triennial World Congress, Beijing China, Vol. Q. str. 519-524.
• 5. Adamski M.: Bezpośrednia implementacja sieci Petriego w reprogramowalnych układach cyfrowych. III Krajowa Konferencja Naukowa Reprogramowalne Układy Cyfrowe, RUC'2000, Szczecin 10-11.05-2000, str. 131-138.
• 6. Adamski M., Monteiro J. L.: Declarative Specificaton of System Independent Logic Controller Programs, Proceedings of IEEE International Symposium on Industrial Electronics ISIE`96, Warsaw, Poland, 1996, str. 305-310.
• 7. Adamski M., Węgrzyn M., Wolański P.: Simulating and Synthesising of Reconfigurablc Logic Controllers using VHDL, 42nd International Scientific Colloquium, IWK`97, Ilmenau 22-25.09.1997, Germnany, vol. I, str. 522-527.
• 8. Adamski M., Zakrevskj A. D.: Rule - Based Specification of Reactive Logical Control Devices, Proceedings of the Polish-German Symposium on Science Research Education, SRE'2000, Zielona Gora, 28-29.Sept.2000, Vol. 1, str. 199-204.
• 9. Biliński K., Adamski M., Saul J. M., Dagleu E. X.: Petri Net based algorithms for parallel controller synthesis. IEE Proceedings – E. Computers and Digital Techniques, Vol. 141, No 6,. Nov. 1994, str. 405-412.
• 10. David R., Alla H.: Petri Nets & Grafcet Tools for modelling discrete event systems. Prentice Hall, New York.
• 11. Fernandes J. M., Adamski M., Proença A. J.: VHDL Generation from Hierarchical Petri Net Specifications of Parallel Controllers, IEE Proceedings-E, Computers and Digital Techniques, Vol. 144, No 2, March 1997, str. 127-137.
• 12. Halang W. A., Adamsk. M.: A Programmable Electronic System for Safety Related Control AppIications, Proceedings of the International Conference on Safety and Reliability, ESREL`97, Lisbon, Portugal, European Safety and Reliability Association (ESRA), I7-20.07.1997, str. 349-356.
• 13. Jerraya A. A., Mermet J. (Ed.): System-Level Synthesis, Kluwer Acidcmic Publishers, Dordrecht 1999.
• 14. Kozłowski T., Dagless E. L., Saul J. M., Adamski M., Szajna J.: Parallel controller synthesis using Petri Nets, IEE Proceedings - E. Computers and Digital Techniques, July 1995, vol. 142, no. 4, str. 263-271.
• 15. Marranghello N., Mirkowski J., Biliński K., Synthesis of Synchronous Digital Systems Specified by Peri Nets, International Conference on Application and theory of Petri Nets ICA TPN'98 - Workshop Hardware Design and Petri Nets (Hwpn`98), Lisbon, Portugal, June 23, 1998, str. 111-128.
• 16. Pardey J., Amroun A., Bolton M., Adamski M., Parallel Controller Synthesis for Programmable Logic, Devices, Microprocessors and Microsystems, Vol. 18, No 8. Oct. 1994, str. 45l-458.
• 17. Węgrzyn M.: Hierarchiczna implementacja współbieżnych kontrolerów cyfrowych z wykorzystaniem FPGA, Rozprawa doktorska, Politechnika Warszawska, Warszawa, 1998.
• 18. Węgrzyn M.: FPGA-Based Logic Controllers For Safety Critical Systems, Proceedings of the IFAC Conference on NSew Technologies for Computer Control NTCC 2001, Hong Kong, 19-22.11.2001, str. 584.5S9
• 19. Węgrzyn M., Adamski M., Monteiro J. L.: The Application of Reconfigurable Logic to Control Design, Control Engineering Practice, Special Section on Custom Processes, IFAC, Vol. 6, 1998, str. 879-887.