Obrazowe systemy FPGA w Laboratorium Biocybernetyki

• Autorzy: Gorgoń M.

Warianty tytułu

EN

FPGA Imaging System In Biocybernetics Lab

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono tematykę badań naukowych dotyczących implementacji systemów obrazowych FPGA, prowadzonych w Laboratorium Biocybernetyki Katedry Automatyki AGH. Pokazano główne kierunki badań na świecie i dokonano przeglądu literatury w zakresie implementacji przetwarzania i analizy obrazów w układach FPGA. Na tym tle pokazano prace wykonane w Laboratorium Biocybernetyki, wskazując na istotny aspekt energooszczędności implementacji FPGA.

EN

The paper presents the research topics concerning the implementation of FPGA imaging systems, conducted at the Biocybernetics Laboratory of Department of Automatics AGH-University of Science and Technology. Shows the main directions of research in the world and an overview of the literature in the field of FPGA-based image processing and analysis. On this background showing the work done at the Biocybernetics Laboratory, pointing to an important aspect of energy efficiency at FPGA systems.

Słowa kluczowe

PL

przetwarzanie obrazu; analiza obrazu; systemy rekonfigurowalne; układy FPGA

EN

image processing; image analysis; reconfigurable computing; reconfigurable systems; FPGA

• Wydawca: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów PIAP
• Czasopismo: Pomiary Automatyka Robotyka
• Rocznik: 2011
• Tom: R. 15, nr 12
• Strony: 94--96
• Opis fizyczny: Bibliogr. 23 poz., rys.

Twórcy

autor

Gorgoń M.

• AGH Akademia Górniczo-Hutnicza, Wydział EAIiE, Katedra Automatyki,

Bibliografia

• 1. Abutaleb M.M., Hamdy A., Abuelwafa M.E., Sand E.M.: FPGA-based object-extraction based on multimodal Σ-Δ background estimation, 2nd International Conference on Computer, Control and Communication, 2009, 1-7.
• 2. Appiah K., Hunter A.: A single-chip FPGA implementation of real-time adaptive background model, Proc. of FPT’ 05, IEEE 2005, 95-102.
• 3. Juvonen M.P.T., Coutinho J.G.F., Luk W.: Hardware Architectures for Adaptive Background Modelling, Proc. of SPL ‘07. IEEE, 2007, 149-154.
• 4. Bouris D., Nikitakis A., Papaefstathiou I.: Fast and Efficient FPGA-based Feature Detection Employing the SURF Algorithm, Proc of. FCCM 2010, IEEE 2010, 3-10.
• 5. Schaeferling M., Kiefer G.: Flex-SURF: A Flexible Architecture for FPGA-Based Robust Feature Extraction for Optical Tracking Systems; Proc. of ReConFig 2010, IEEE, 2010, 458 463.
• 6. Dang Ba Khac Trieu. Tsutomu Maruyama: An Implementation of the Mean Shift Filter on FPGA, Proc. of FPL 2011, IEEE 2011, 219-224.
• 7. Chase J., Nelson B., Bodily J., Zhaoyi Wei, Dah-Jye Lee: Real-Time Optical Flow Calculations on FPGA and GPU Architectures: A Comparison Study, Proc. of FCCM’08, IEEE 2008, 173 182.
• 8. Ziener D. et al,: A Flexible Smart Camera System based on a Partially Reconfigurable Dynamic FPGA-SoC, FPL 2011 Workshop on Computer Vision on Low-Power Reconfigurable Architectures (2011) [www.techfak.unibielefeld.de/-fwerner/fp12011/#program].
• 9. Tam Phuong Cao, Guang Deng: Real-Time Vision-Based Stop Sign Detection System on FPGA, Computing: Techniques and Applications, DICTA ‘08, IEEE 2008, 465-471.
• 10. Yean Choon Ham Y.S.: Developing a smart camera for gesture recognition in hci applications, The 13th IEEE International Symposium on Consumer Electronics, IEEE 2009, 994-998.
• 11. Papadonikolakis M., Bouganis C., Constantinides G.: Performance Comparison of GPU and FPGA Architectures for the SVM Training Problem, Proc. of FPT’ 09, IEEE 2009, 388-391.
• 12. Becker T., Qiang Liu, Luk W., Nebehay G., Pflugfelder R.: Hardware Accelerated object Tracking, FPL 2011 Workshop on Computer Vision on Low-Power Reconfigurable Architectures, [www.techfak.unibielefeld.de/-fwerner/fp12011/ Aprogram].
• 13. Pottathuparambil R., Sass R.: An FPGA-based Neural Network for Computer Vision Applications, Hardware Accelerated object Tracking, FPL 2011 Workshop on Computer Vision on Low-Power Reconfigurable Architectures, [www.techfak.unibielefeld.de/ -fwerner/fp12011/#program].
• 14. Gorgoń M.: Architektury rekonfigurowalne do przetwarzania i analizy obrazu oraz dekodowania cyfrowego sygnału video, Uczelniane Wydawnictwa Naukowo-Dydaktyczne AGH, Seria Rozprawy i Monografie nr 161, 2007.
• 15. Jabłoński M.: Metodyka zrównoleglania algorytmów przetwarzania i analizy obrazów w systemach przepływowych, Praca Doktorska, AGH, WEAIiE, 2009.
• 16. Kryjak T., Gorgoń M.: Pipeline implementation of the 128-bit block cipher CLEFIA, in: Proc. of FPL’09, IEEE, 2009, 373-378.
• 17. Kryjak T., Gorgoń M.: Parallel implementation of local thresholding in Mitrion-C, „Int. Journal of Applied Mathematics and Computer Science” 2010, vol. 20, no. 3, 571-580.
• 18. Kryjak T., Gorgoń M.: Pipeline implementation of Peer Group Filtering in FPGA, przyjete do ,Computer and Informatics”.
• 19. Mik L., Gorgoń M.: Kamera cyfrowa zintegrowana z reprogramowalnym systemem przetwarzania obrazów, „Automatyka”, AGH (2009) t. 13 z. 3 cz. 1, 921-929.
• 20. Zawadzki A., Gorgoń M.: Nowa architektura wizyjnego systemu wbudowanego dedykowana dla kamery inteligentnej, „Pomiary Automatyka Kontrola”, 2011, nr 8, 902-904.
• 21. Gorgoń M.: Reconfigurable Architectures for Parallel Execution of Image Processing Tasks, „Opto-Electronics Review” (2007) vol. 15 (4), 196-201.
• 22. Gorgoń M.: Parallel Performance of the Fine-Grain Pipeline FPGA Image Processing System, przyjęte do: „Opto-Electronics Review”.
• 23. Kryjak T., Komorkiewicz M., Gorgoń M.: Single Low-Power FPGA Implementation of Moving Object Detection, FPL 2011 Workshop on Computer Vision on Low-Power Reconfigurable Architectures, [www.techfak.unibielefeld.de/-fwerner/fp12011/#program].