Perspektywy wykorzystania reprogramowalnych układów cyfrowych w systemach wizyjnych robotów mobilnych

• Autorzy: Kraft M.

Warianty tytułu

EN

The prospects of using reprogrammable digital circuits in mobile robot vision systems

• Konferencja: Konferencja Naukowo-Techniczna Automatyzacja - Nowości i Perspektywy (14 ; 24-26.03.2010 ; Warszawa, Polska)
• Języki publikacji: PL

Abstrakty

PL

Rekonfigurowalne układy cyfrowe (głównie w formie układów FPGA) rozpowszechniają się w aplikacjach wymagających rozwiązywania problemów z dziedziny przetwarzania sygnałów, wizji komputerowej i innych. Możliwość wykonywania w sposób naturalny obliczeń w trybie równoległym, a także rekonfigurowalność i modułowość, umożliwiająca rozwiązywanie licznych problemów przez procesory zawarte w strukturze pojedynczego układu scalonego, nierzadko umożliwia wielokrotne przyspieszenie wykonywania obliczeń w stosunku do implementacji programowych, wykorzystujących jako platformę komputery klasy PC. Dodatkowo, zastosowanie układów FPGA może umożliwić zmniejszenie wymiarów, wagi i poboru prądu przez wykorzystujące taką platformę obliczeniową urządzenie. Niniejszy artykuł zawiera analizę przydatności układów FPGA do zastosowań w systemach wizyjnych robotów mobilnych. Analizę poparto licznymi przykładami aplikacji, w których z powodzeniem wykorzystuje się układy reprogramowalne, a także przykładami doświadczeń autora w dziedzinie opracowywania takich aplikacji. Wnioski z analizy zawarto w podsumowaniu, wraz z sugestiami scenariuszy użycia układów FPGA w robotach mobilnych jako głównej platformy obliczeniowej, lub wspomagającego komputer pokładowy koprocesora.

EN

Reconfigurable digital circuits (mainly in the form of FPGAs) are becoming increasingly popular in signal processing, computer vision and many other applications. Their natural ability to perform parallel computations, along with the reconfigurability and modularity often allow to increase the performance significantly, when compared to standard software implementations, using a standard PC as a platform. Additionally, the use of FPGA can allow to reduce the size, weight and power consumption of a complete system. The following paper contains the analysis of usefulness of FPGA circuits as the computing platform in mobile robot vision systems. The analysis is backed up by numerous examples of applications, including author's experiences with using FPGAs as a part of computer vision system. The conclusions drawn from the analysis, along with suggestions for using FPGAs in robot vision systems (as a main hardware platform or a coprocessor) are given in the summary.

Słowa kluczowe

PL

reprogramowalne systemy cyfrowe; roboty mobilne; systemy wizyjne

EN

reprogrammable digital circuits; mobile robots; vision systems

• Wydawca: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów PIAP
• Czasopismo: Pomiary Automatyka Robotyka
• Rocznik: 2010
• Tom: R. 14, nr 2
• Strony: 361--371
• Opis fizyczny: CD, Bibliogr. 34 poz., rys., tab.

Twórcy

autor

Kraft M.

• Politechnika Poznańska, Instytut Automatyki i Inżynierii Informatycznej

Bibliografia

• [1] W. James MacLean, An evaluation of the suitability of FPGAs for embedded vision systems. CVPR’05: Proceedings of the 2005 IEEE Computer Society Conference on Computer Vision and Pattern Recognition (CVPR’05) - Workshops, str. 131, Washington, DC, USA, 2005. IEEE Computer Society.
• [2] B. A. Draper, J. R. Beveridge, A. P. W. Bohm, C. Ross, and M. Chawathe, Accelerated image processing on FPGAs. Image Processing, IEEE Transactions on, 12(12): p. 1543-1551, 2003.
• [3] Kazimierz Wiatr, Akceleracja obliczeń w systemach wizyjnych, Wydawnictwa Naukowo-Techniczne, 2003.
• [4] Cesar Torres-Huitzil and Miguel Arias-Estrada, Real-time image processing with a compact FPGA-based systolic architecture, Real-Time Imaging, 10(3): p. 177-187, 2004.
• [5] M. Kraft and A. Kasiński, Improved median filter using conditional technique and its hardware implementation, Proc. of 15th European Signal Processing Conf. EUSIPCO 2007, p. 1649-1652. EURASIP, 2007.
• [6] A.M. Alsuwailem, S.A. Alshebeili, A new approach for real-time histogram equalization using FPGA. Proceedings of 2005 International Symposium on Intelligent Signal Processing and Communication Systems 2005, p. 397-400, Washington, DC, USA, 2005. IEEE Computer Society.
• [7] David G. Lowe, Distinctive image features from scale-invariant keypoints, International Journal of Computer Vision, 60(2): p. 91-110, 2004.
• [8] Herbert Bay, Tinne Tuytelaars, L. Van Gool, SURF: Speeded up robust features, Proc. Of the 9th European Conference on Computer Vision, Graz, Austria, May 2006.
• [9] Motilal Agrawal, Kurt Konolige, Morten Rufus Blas, CenSurE: Center surround extremas for realtime feature detection and matching, Lecture Notes in Computer Science 5303(4), p. 102-115, Springer, 2008.
• [10] Miguel Arias-Estrada, Eduardo Rodríguez-Palacios, An FPGA coprocessor for realtime visual tracking, Proceedings of the 12th International Conference on Field-Programmable Logic and Applications, p. 710-719, London, UK, 2002. Springer-Verlag.
• [11] Steven M. Smith, A new class of corner finder, Proceedings of the 3rd British Machine Vision Conference BMVC’92, p. 139-148, Londyn, UK, 1992.
• [12] Wade S. Fife, James K. Archibald, Reconfigurable on-board vision processing for small autonomous vehicles. EURASIP Journal on Embedded Systems, 2007(1): p. 33, 2007.
• [13] C. Harris, M. Stephens, A combined corner and edge detector, Proc. Of the 4th Alvey Vision Conference, p. 147-151, 1988.
• [14] Cristina Cabani, W. James MacLean, A proposed pipelined architecture for FPGAbased affine-invariant feature detectors, Proceedings of the 2006 Conference on Computer Vision and Pattern Recognition Workshop, p. 121, Washington, DC, USA, 2006, IEEE Computer Society.
• [15] Harding Djakou Chati, Felix Mühlbauer, Tim Braun, Christophe Bobda, Karsten Berns. SOPC architecture for a key point detector, Proceedings of the International Conference on Field-Programmable Logic and Applications, p. 710-713. IEEE, 2007.
• [16] J. Canny, A computational approach to edge detection, IEEE Transactions on Pattern Analysis and Machine Intelligence, 8(6) p. 679-698, November 1986.
• [17] Wenhao He, Kui Yuan, An improved Canny edge detector and its realization on FPGA, Intelligent Control and Automation, 7th World Congress on, 2008, p. 6561-6564, 2008.
• [18] S.-M. Karabernou, L. Kessal, F. Terranti. Real-time FPGA implementation of Hough transform using gradient and CORDIC algorithm, Image and Vision Computing, 23(11) p. 1009-1017, Oct., 2005.
• [19] J.P. Cyganek, B. Siebert, An Introduction to 3D Computer Vision Techniques and Algorithms, Wiley, 2009.
• [20] Mingxiang Li, Yunde Jia, Stereo vision system on programmable chip (SVSoC) for small robot navigation, In IROS’06.
• [21] Divyang K. Masrani, W. James MacLean, Expanding disparity range in an FPGA stereo system while keeping resource utilization low, Proceedings of the 2005 IEEE Computer Society Conference on Computer Vision and Pattern Recognition (CVPR’05) - Workshops, p. 132, Washington, DC, USA, 2005. IEEE Computer Society.
• [22] Mark L. Chang, Stephen Longfield, Jr., A parameterized stereo vision core for FPGAs, Proc. of IEEE Symposium on Field-Programmable Custom Computing Machines, p. 1359-1365, 2009.
• [23] Kazuhiro Shimizu, Shinichi Hirai, Realtime and robust motion tracking by matched filter on CMOS+FPGA vision system. Proc. of the IEEE Conf. of Robotics and Automation, pages 788-793, 2007.
• [24] Jung Uk Cho, Seung Hun Jin, Dai Pham Xuan, Jae Wook Jeon, Multiple objects tracking circuit using particle filters with multiple features, Proc. of the IEEE Conf. of Robotics and Automation (ICRA), p. 4639-4644, 2007.
• [25] Pierre Chalimbaud, François Berry, Embedded active vision system based on an FPGA architecture, EURASIP Journal on Embedded Systems, 2007(1), p. 26, 2007.
• [26] Mark Maimone, Yang Cheng, Larry Matthies, Two years of visual odometry on the mars exploration rovers: Field reports, Journal of Field Robotics, 24(3): p. 169-186, 2007.
• [27] Marek Kraft, Adam Schmidt, Andrzej J. Kasinski, High-speed image feature detection using FPGA implementation of FAST algorithm, Proc. of the International Conference on Computer Vision and Applications VISAPP 2008 (1), p. 174-179, 2008.
• [28] Marek Kraft, Andrzej J. Kasinski, Morphological edge detection algorithm and its hardware implementation, Computer Recognition Systems 2, p. 132-139, 2008.
• [29] M. Kraft, M Fularz, Porównanie implementacji sprzętowych dwóch popularnych detektorów cech punktowych, Pomiary Automatyka Kontrola, vol. 55(8) 2009, p. 618-620.
• [30] D. Belter, K. Walas, P. Skrzypczyński, Autonomiczny robot sześcionożny - rozwój konstrukcji i systemu sterowania (Autonomous Six Legged Walking Robot - Design and Control Architecture Development), Pomiary Automatyka Robotyka, 2 (CD-ROM), 2009
• [31] Stephen A. Edwards, The challenges of hardware synthesis from C-like languages, Proc. Of Design, Automation and Test in Europe Conference and Exhibition, vol. 1: p. 66-67, 2005.
• [32] Najeem Lawal, Mattias O’Nils, Benny Thornberg, C++ based system synthesis of realtime video processing systems targeting FPGA implementation, Proc. of International Parallel and Distributed Processing Symposium, p. 203, 2007.
• [33] T. Wiangtong, P. Y. K. Cheung, W. Luk, Hardware/software codesign: a systematic approach targeting data-intensive applications, IEEE Signal Processing Magazine, IEEE, 22(3): p. 14-22, 2005.
• [34] P. Huerta, J. Castillo, J. I. Mártinez, V. López, Multi microblaze system for parallel computing. Proceedings of the 9th International Conference on Circuits, str. 1-6, Stevens Point, Wisconsin, USA, 2005.