Regułowy model logiczny rekonfigurowalnego sterownika logicznego do weryfikacji i syntezy

Grobelna, I.

Artykuł - szczegóły

Tytuł artykułu

Regułowy model logiczny rekonfigurowalnego sterownika logicznego do weryfikacji i syntezy

Autorzy

Grobelna I.

Identyfikatory

Warianty tytułu

Rule-based logical model of reconfigurable logic controller for verification and synthesis

Języki publikacji

Abstrakty

Artykuł przedstawia regułowy model logiczny rekonfigurowalnego sterownika logicznego opisanego za pomocą interpretowanej sieci Petriego, która jest formalną specyfikacją zachowania systemów dyskretnych. Model logiczny, jako abstrakcyjny opis, nadaje się zarówno do formalnej weryfikacji, jak i syntezy logicznej. W pracy są rozpatrywane różne warianty opisu reguł.

The article presents rule-based logical model of reconfigurable logic controller, by means of Control Interpreted Petri Nets, which are formal specification of discrete systems behavior. Logical model, as an abstract description, is easy to formally verify and to synthesize. In the paper, various rules notations are discussed.

Słowa kluczowe

rekonfigurowalny sterownik logiczny model logiczny interpretowane sieci Petriego formalna weryfikacja synteza

reconfigurable logic controller logical model control interpreted Petri nets formal verification synthesis

Wydawca

Wydawnictwo Politechniki Śląskiej

Czasopismo

Studia Informatica

Rocznik

2012

Tom

Vol. 33, nr 1

Strony

59--75

Opis fizyczny

Bibliogr. 29 poz.

Twórcy

autor

Grobelna I.

Zakład Inżynierii Komputerowej, Instytut Informatyki i Elektroniki, Wydział Elektrotechniki, Informatyki i Telekomunikacji, Uniwersytet Zielonogórski, I.Grobelna@iie.uz.zgora.pl

Bibliografia

1. Łuba T.: Programowalne układy przetwarzania sygnałów i informacji. WKŁ, Warszawa 2008.
2. Adamski M., Węgrzyn M., Węgrzyn A.: Safe reconfigurable logic controllers design. Measurements Models Systems and Design, [ed.] Korbicz J., Warszawa 2007, s. 343-370.
3. Ahrends S.: Neue Ansätze fur effizientes Rapid Prototyping von Embedded Systemen. National Instruments, Embedded Computing Conference, Winterthur 2008.
4. Barkalov A., Titarenko L.: Evolution of Programmable Logic. Logic Synthesis for FSM-Based Control Units, Lecture Notes in Electrical Engineering, 2009, Vol. 53, s. 53-75.
5. Nemec J.: Stoke the fires of FPGA design. Electronic design, Oct. 25, 1994, s. 97-105.
6. Pawłowski M., Skorupski A.: Projektowanie złożonych układów cyfrowych. WKŁ, Warszawa 2010.
7. Kołek K., Turnau A.: FPGA as a part of MS Windows control environment. Proceedings of the International Multiconference on Computer Science and Information Technology, 2006, s. 401-406.
8. Adamski M., Chodań M.: Modelowanie układów sterowania dyskretnego z wykorzystaniem sieci SFC. Wydawnictwo Politechniki Zielonogórskiej, 2000.
9. Kropf T.: Introduction to Formal Hardware Verification. ISBN 3-540-65445-3, Springer-Verlag, Berlin, Heidelberg, New York 1999.
10. Grobelna I.: Weryfikacja modelowa interpretowanych sieci Petriego sterowania. Pomiary Automatyka Kontrola, 2011, Vol. 57, nr 6, s. 666-670.
11. Grobelna I.: Regułowa reprezentacja interpretowanych sieci Petriego sterowania dla potrzeb syntezy i weryfikacji. Pomiary Automatyka Kontrola, 2011, Vol. 57, nr 8, s. 942-944.
12. Grobelna I.: Formal verification of embedded logic controller specification with computer deduction in temporal logic. Przegląd Elektrotechniczny (przyjęte do druku).
13. Grobelna I., Adamski M.: Model Checking of Control Interpreted Petri Nets,.2011, Mixed Design of Integrated Circuits and Systems - MIXDES 2011: proceedings of the 18th international conference, Polska, 2011, s. 621-626 (dostępne w IEEE Xplore).
14. Zieliński C: Podstawy projektowania układów cyfrowych. PWN, Warszawa 2003.
15. Adamski M., Monteiro J. L.: From Interpreted Petri net specification to Reprogrammable Logic Controller Design. Proceedings of the IEEE International Symposium on Industrial Electronics-ISIE 2000, Meksyk, 2000, Vol. 1, s. 13-19.
16. Adamski M.: Specification and synthesis of Petri net based reprogrammable logic controller. W: Programmable devices and systems 2001 (PDS 2001): a proceedings volume from the 5th IFAC Workshop, London: Pergamon, 2002, s. 95-100.
17. Adamski M.: Projektowanie układów cyfrowych systematyczną metodą strukturalną. Wydawnictwo Wyższej Szkoły Inżynierskiej w Zielonej Górze, Zielona Góra 1990.
18. Femandes J. M., Adamski M., Proenca A. J.: VHDL generation from hierarchical Petri net specifications of parallel controllers. IEEE Proceedings - Computers and Digital Techniques, 1997, Vol. 144, no. 2, s. 127-137.
19. Girault C, Valk R.: Petri Nets for Systems Engineering. A Guide to Modeling, Verification, and Applications. Springer 2003.
20. Clarke E.M., Grumberg O., Peled D.A.: Model checking. The MIT Press, 1999.
21. Emerson E.A.: The Beginning of Model Checking: A Personal Perspective. Lecture Notes in Computer Science. 25 Years of Model Checking: History, Achievements, Perspectives, 2008, s. 27-45.
22. Huth M.: Some current topics in model checking. J. Software Tools for Technology Transfer 9:1, 2007, s. 25-36.
23. Cavada R. et al.: NuSMV 2.5 User Manual, pobrane ze strony http://nusmv.fbk.eu/.
24. Grobelna I.: Weryfikacja modelowa z NuSMV. Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, 2011.
25. Ben-Ari M.: Logika matematyczna w informatyce. Klasyka informatyki. WNT, Warszawa 2005.
26. Zwoliński M.: Projektowanie układów cyfrowych z wykorzystaniem języka VHDL. WKŁ, Warszawa 2007.
27. Pardey J., Bolton M.: Logic synthesis of synchronous parallel controllers. Computer Design: VLSI in Computers and Processors, 1991, ICCD'91. Proceedings, s. 454-457.
28. Adamski M.: A rigorous design methodology for reprogrammable logic controllers. The International Workshop on Discrete-Event System Design, DESDes'01, 2001.
29. De Micheli G.: Synteza i optymalizacja układów cyfrowych. WNT, Warszawa 1998.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BSL3-0026-0095