Powiadomienia systemowe
- Sesja wygasła!
Identyfikatory
Warianty tytułu
(Wykrywanie uszkodzeń parametrycznych w układach analogowych zawierających tranzystory MOS
Języki publikacji
Abstrakty
In this paper, algorithm for parametric fault diagnosis of nonlinear, analog circuits containing MOS is presented. This method applies power supply current waveform IDD as an indicator of a device feature. Test signal is filtered using a discrete wavelet transform filter bank to obtain signal sensitive to changes of device parameters. Coefficients of the polynomial approximating the component are calculated and used to formulate a learning vector of a feedforward neural network. Thus, it is possible to achieve data compression without the considerable loss of information about the tested device. An illustrative numerical example is presented.
W pracy przedstawiono metodę wykrywania uszkodzeń parametrycznych w układach analogowych zawierających tranzystory MOS. W zastosowanym algorytmie informacje o właściwościach układu są zakodowane w przebiegu prądu źródła, zasilającego obwód w stanie nieustalonym. Sygnał testowy jest filtrowany, by uwypuklić właściwości układu. Aby zachować istotę informacji o układzie, jako wektory uczące sieć neuronową zastosowano współczynniki wielomianów aproksymujących wybrany składnik sygnału testowego. Działanie algorytmu zilustrowano na praktycznym przykładzie.
Wydawca
Czasopismo
Rocznik
Tom
Strony
84--87
Opis fizyczny
Bibliogr. 16 poz., rys., tab.
Twórcy
autor
- Technical University of Lodz, andrzej.kuczynski@p.lodz.pl
Bibliografia
- [1] D. Mismar, E. Soukosov and B. Algadi, Transmission Zeros Based Fault Testing of Analog Circuits, Jordan Journal of Applied Science, vol. 2, pp. 62-70, 2003.
- [2] A. Chatterjee, Concurrent Error Detection and Fault Tolerance in Linear Analog Circuit using continuous Checksums, IEEE Trans.VLSI Systems Vol.1 no2 pp. 138-150, 1993.
- [3] L. K. Horning, et al, Measurements of Quiescent Power Supply Current for CMOS ICs in Production Testing, Proc. Int. Test Conf., 1987, pp. 300-309.
- [4] J.M. Soden, F. Hawkins, IDDQ Testing and Defect Classes, Proc. IEEE Custom Int. Circuits Conf., 1995, pp.633-642.
- [5] J. Segura, M. Roca, D. Mateo and A. Rubio, Built-in dynamic current sensor circuit for digital VLSI CMOS testing, Electronics Letters, vol. 30, pp.1668-1669, 1994.
- [6] S-T. Su, R.Z. Makki and T. Nagle, Transient Power Supply Current Monitoring - A New Test Method for CMOS VLSI Circuits, JETTA, vol. 6, pp. 23-43, 1995.
- [7] V. Stopjakova, H. Manhaeve and M. Sidiropulos, On-chip Transient Current Monitor for Testing of Low-Voltage CMOS IC, Proc. Design. Autom. and Test in Europe, 1999, pp. 538-542.
- [8] I.M. Bell, D.A. Camplin, G.E. Taylor and B.R. Bannister, Supply Current Testing of Mixed Analogue and Digital Ics, Electronics Letters, vol. 27, pp. 1581, August 1991.
- [9] J. Arguelles, M. Martinez and S. Bracho, Dynamic IDD test circuit for mixed-signal Ics, Electronics Letters, vol. 30, pp. 485-486, 1994.
- [10] R. Spina and S. Upadhyays, Linear Circuit Fault Diagnosis using Neuro-Morphic Analyzer, IEEE Trans. Circuits Syst.II, vol 44, pp.188-196, Mar.1997.
- [11] Y. Maiden, B.W. Jervis, P. Fouillat and S. Lesage, Using Artificial Neural Networks or Lagrange Interpolation to characterize the fault in an Analog Circuit: an Experiment Study, IEEE Trans Instrum.Meas., vol. 48, pp 932-938, Oct.1999.
- [12] M. Catelani and M. Gori, On the application of several Neural Network to Fault Diagnosis of Electronic Analog Circuits, Measurement, vol.17, pp.73-80, 1996.
- [13] M. Aminian and F. Aminian, Neural-Network Based Analog-Circuit Fault Diagnosis Using Wavelet Transform as Preprocessor, IEEE Trans. Circuits and Systems, CAS-II, Vol. 47. No. 2, 2000, pp. 151 - 156.
- [14] V. Stopjakova, P. Malosek, M. Matej and D. Durackova, Neural Network-Based Detection of Catastrophic Defects in Analog IC using Wavelet Decomposition, IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, April, 2004, pp. 51 - 58.
- [15] A. Kuczyński and M. Ossowski, Circuit Fault Diagnosis Based on Wavelet Packet and Neural Network, ISTET'09 – XV International Symposium on Theoretical Electrical Engineering, Lübeck, Germany, June 2009.
- [16] A. Kuczyński, Rozpoznawanie uszkodzeń parametrycznych, nieliniowych układach analogowych, przy wykorzystaniu transformacji falkowej i sztucznej sieci neuronowej, Materiały IX Krajowej Konferencji Elektroniki KKE'10, Darłówko Wschodnie, 30.05-2.06.2010.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BPS3-0022-0023