Analiza porównawcza wyznaczania oszacowanego oraz rzeczywistego przyspieszenia zrównoleglonych pętli przy pomocy transformacji FAN, PAR oraz PIPE

• Autorzy: Wróbel M. , Wierciński T.
• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono analizę możliwości szacowania czasu wykonania pętli programowych wykonywanych w sposób sekwencyjny i zrównoleglony z wykorzystaniem transformacji pętli FAN, PAR i PIPE oraz modelu T. Lewisa, a także przedstawiono propozycję dopasowania parametrów tego modelu do nowoczesnej architektury procesorów. Uzyskanie prawidłowych wartości parametrów (r0, r1 w0, w1) jest utrudnione z powodu braku wyłącznego i stałego dostępu do procesora. Niedokładne oszacowanie parametrów wpływa na wyniki uzyskane dla modeli przedstawionych w [1]. Zamiana parametrów przedstawionych w [1] na parametry zaproponowane w artykule umożliwia dokładniejsze oszacowanie czasu wykonania pętli programowych. Poprzez wprowadzenie zaproponowanych parametrów do modeli szacowania czasu wykonywania pętli zarówno sekwencyjnych jak i zrównoleglonych zmniejszono błąd szacowania przyspieszenia i wyniósł on od 30% dla pętli FAN do 79% dla pętli PIPE.

EN

Article presents T. Lewis models for estimating the execution time and the speedup of program loops depending on a hop transformation. Adapting the mathematical models to the current processor architectures in order to obtain preciser results is described. The results of comparison the estimated values to the real time of the loop execution are presented.

Słowa kluczowe

PL

czas oceny; pętle transformacji; FAN; PAR; PIPE

EN

time estimating; loop transformation; FAN; PAR; PIPE

• Wydawca: Komisja Informatyki Polskiej Akademii Nauk, Oddział w Gdańsku
• Czasopismo: Metody Informatyki Stosowanej
• Rocznik: 2011
• Tom: nr 1
• Strony: 193--203
• Opis fizyczny: Bibliogr. 5 poz., tab.

Twórcy

autor

Wróbel M.

autor

Wierciński T.

• Zachodniopomorski Uniwersytet Technologiczny w Szczecinie, Wydział Informatyki

Bibliografia

• [1] Lewis, Ted G., Foundations of paralel programming, IEEE Computer Soc, 1993
• [2] Bielecki W., Liersz M., Rasparaleliwanie cyklów metodom korekcji, ELECTRONIC MODELING, vol. 25, No. 2, ss. 33-44, Kijów, 2003
• [3] Bhuyan L. N., Zhang X., Multiprocessor performance measurement and evaluation, IEEE 1997
• [4] Chen P., Kavi K. M., Akl R., Performance Enhancement by Eliminating Redundant Function Execution. Annual Simulation Symposium 2006: 143-151
• [5] Bielecki W., A modified method of linear piecewise loop parallelization, Applications of Computer Systems- conference proceedings,1996.