Novel Reduced-Width Multiplier Structure Dedicated for FPGAs

• Autorzy: Jamro E. , Wielgosz M. , Wiatr K.

Warianty tytułu

PL

Nowa struktura układu mnożącego o skróconej szerokości przeznaczona dla układów FPGA

• Języki publikacji: EN

Abstrakty

EN

This paper describes a novel structure of reduced-width multiplier. The main idea is to use a special architecture to compensate for the truncation error. The architecture is dedicated to FPGAs (Filed Programmable Gate Arrays) and does not require any additional FPGAs resources in comparison to the direct truncation.

PL

Niniejszy artykuł prezentuje nową strukturę układu mnożącego o skróconej szerokości z dodatkowym układem kompensacji błędu odcięcia. W przeciwieństwie do prezentowanych dotąd technik kompensacji błędu odcięcia, prezentowana architektura jest dedykowana dla układów programowalnych FPGA i nie wymaga dodatkowych zasobów logicznych a mimo to umożliwia znaczącą redukcję błędu.

Słowa kluczowe

EN

field programmable gate array (FPGA); multiplier

PL

układ programowalny FPGA; układ mnożący

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 8
• Strony: 66--69
• Opis fizyczny: Bibliogr. 6 poz., rys., wykr.

Twórcy

autor

Jamro E.

autor

Wielgosz M.

autor

Wiatr K.

• Akademia Górniczo-Hutnicza, Katedra Elektroniki,

Bibliografia

• [1] Lan-Da Van, Chih-Chyau Yang, Generalized Low-Error Area-Efficient Fixed-Width Multipliers, IEEE Transactions on Circuits and Systems, VOL. 52, NO. 8, pp. 1608-1619, August 2005
• [2] Lan-Da Van, Shuenn-Shyang Wang, Wu-Shiung Feng, Design of the Lower Error Fixed-Width Multiplier and Its Application, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 47, no. 10, pp. 1112-1118, OCTOBER 2000
• [3] Xilinx, Virtex-4 Family Overview, www.xilinx.com, DS112 (v3.0) September 28, 2007
• [4] J. Poldre, and K. Tammemae, Reconfigurable multiplier for Virtex FPGA family Int. Workshop on Field- Programmable Logic and Applications, Glasgow, Scotland, UK, pp. 359-364, Aug. 30-Sept. 1, 1999
• [5] A.R. Omondi, Computer Arithmetic Systems: Algorithms, Architecture and Implementation, Prentice-Hall International, 1994
• [6] S. Elzinga, J. Lin, V. Singhal, Design Tips for HDL Implementation of Arithmetic Functions, Xilinx Application Note XAPP215 (vl.O) June 28, 2000