Analysis of signal competition in asynchronous ultra high-speed digital circuits

• Autorzy: Mladenov V. , Filipova K. , Petrakieva S. , Dimov B. , Uhlmann F.

Warianty tytułu

PL

Analiza rywalizacji sygnałów w asynchronicznych ultraszybkich układach cyfrowych

• Języki publikacji: EN

Abstrakty

EN

In this paper, we propose an approach for detection of signal competition within asynchronous ultra high-speed digital circuits using a pulse data coding. The circuits considered are modeled by the corresponding directed graph with each asynchronous gate presented by a vertex and each signal line ? by an edge. The approach is based on finding all different path pairs between every pair of vertices. The condition about signal competition is related to the delay times associated with the different path pairs between every pair of vertices of the corresponding graph.

PL

W prezentowanym artykule proponujemy podejście do wykrywania rywalizacji sygnałów wewnątrz asynchronicznego ultraszybkiego układu cyfrowego przy użyciu impulsowego kodowania danych. Rozważane układy zostały zamodelowane przez odpowiadające im grafy skierowane z każdą asynchroniczną bramką reprezentowaną przez węzeł oraz linią sygnału reprezentowaną przez krawędź. Podejście to jest oparte na znajdowaniu wszystkich różnych par ścieżek pomiędzy każdą parą węzłów.

Słowa kluczowe

EN

digital circuits; digital electronics; signal competition

PL

układ cyfrowy; elektronika cyfrowa; rywalizacja sygnałów

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2007
• Tom: R. 83, nr 11
• Strony: 197--200
• Opis fizyczny: Bibliogr. 7 poz., rys.

Twórcy

autor

Mladenov V.

autor

Filipova K.

autor

Petrakieva S.

autor

Dimov B.

autor

Uhlmann F.

• Technical University Sofia

Bibliografia

• [1] International Technology Roadmap for Semiconductors, http://public.itrs.net
• [2] Brzozowski J. A., Seger C.-J. H., Asynchronous Circuits, Springer-Verlag, 1995
• [3] Likharev K. K., Semenov V.K., RSFQ Logic/Memory Family: A New Josephson-Junction Technology for Sub- Terahertz-Clock-Frequency Digital Systems, IEEE Trans. Appl. Supercond., 1 (1991), 3-28
• [4] Chen W., Rylyakov A. V., Patel V., Lukens J. E., Likharev K. K., Rapid Single Flux Quantum T-Flip Flop Operating up to 770 GHz, IEEE Trans. Appl. Supercond., S (1999), 3212-3215
• [5] Bunyk P., Leung M., Spargo J., Dorojevets M., FLUX-1 RSFQ Microprocessor: Physical Design and Test Results, IEEE Trans. Appl. Supercond., 13 (2003), 433-436
• [6] Dimov B., General Restrictions and Their Possible Solutions for the Development of Ultra High-Speed Integrated RSFC Digital Circuits, Wissenschaftsverlag llmenau, Germany (2005)
• [7] Dimov B., Khabipov M., Balashov D., Brandt C. M., Buchholz F.-lm., Niemeyer J., Uhlmann F. H. Tuning of the RSFQ Gate Speed by Different Stewert- McCumber Parameters of the Josephson Junctions, IEEE Trans. Appl. Supercond., 15 (2005), 284-287