Detekcja i lokalizacja uszkodzeń układów analogowych z uwzględnieniem tolerancji elementów

• Autorzy: Ossowski M. , Kuczyński A.

Warianty tytułu

EN

Fault detection and localization of analog circuits with tolerance

• Konferencja: Krajowa Konferencja Elektroniki (8 ; 07-10.06.2009 ; Darłówko Wschodnie, Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule omówiono zastosowanie algorytmów bazujących na analizie odpowiedzi czasowej prądu zasilania do detekcji i lokalizacji uszkodzeń katastroficznych i parametrycznych. Zaprezentowano prosty algorytm wykorzystujący procedury ewolucyjne do wyznaczaniu zaakresu zmienności sygnałów. Zamieszczono przykład detekcji i lokalizacji uszkodzeń układu analogowego z uwzględnieniem tolerancji.

EN

Fault detection and localization algorithms, based on supply current transient analysis, are described in the paper. A new approach to tolerance regions calculation using genetic algorithms is presented. Numerical example illustrating fault detection and localization with tolerance is briefly discussed.

Słowa kluczowe

PL

układy analogowe; diagnostyka; obszary tolerancji; algorytmy genetyczne

EN

analog circuits fault; diagnosis; genetic algorithms

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 11
• Strony: 188--191
• Opis fizyczny: Bibliogr. 6 poz., rys., tab., schem.

Twórcy

autor

Ossowski M.

autor

Kuczyński A.

• Politechnika Łódzka, Instytut Elektrotechniki Teoretycznej, Metrologii i Materiałoznawstwa, ul. Stefanowskiego 18/22, 60-965 Łódź,

Bibliografia

• [1] Baturone I., Lhuertas J., Sanchez Solano S., Richardson A.M., Testing Analog Circuits by Supply Voltage and Supply Current Monitoring, Proc. IEEE Customs Integrated Circuit Conference, (1999), 155-158
• [2] Bhunia S., Roy K., A Novel Wavelet Transorm-Based Transient Current Analysis for Fault Detection and Localization, IEEE Transactions on VLSI Systems, vol.13, no.4, (2005), 503- 507
• [3] Kuczyński A., Ossowski M., Wavelet Analysis for Defect Oriented Testing of Analog Circuits Containing Bipolar Transistors, Proceedings of the International Conference on Signals and Electronic Systems, Łódź, (2006), 557-560
• [4] Kuczyński A., Ossows ki M., Poprawa skuteczności wykrywania uszkodzeń katastroficznych w układach analogowych, Elektronika. Konstrukcje. Technologie. Zastosowania, nr 11/2007, (2007), 108-110
• [5] Ossowski M., Kuczyński A., DWT Algorithm for Fault Detetion and Localization, Proceedings of the International Conference on Signals and Electronic Systems, Kraków, (2008), 549-555
• [6] Tian M.W., Shi C-J.R., Worst Case Tolerance Analysis of Linear Analog Circuits Using Sensitivity Bands, IEEE Transactions on Circuit ans Systems – I: Fundamental Theory and Applications, vol.47, no.8, (2000), 1138-1145