Zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas testowania układów cyfrowych

• Autorzy: Słowik A.

Warianty tytułu

EN

Application of evolutionary algorithm to power consumption minimization during digital circuits testing

• Konferencja: Krajowa Konferencja Elektroniki (8 ; 07-10.06.2009 ; Darłówko Wschodnie, Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono hybrydową metodę minimalizacji poboru mocy podczas testowania układów cyfrowych. W proponowanym podejściu zastosowano wykorzystanie systemu MINTEST do generowania zbioru wektorów testujących, których kolejność następnie porządkowano przy użyciu algorytmu ewolucyjnego w celu zmniejszenia poboru mocy podczas procesu testowania układu cyfrowego. Przy użyciu proponowanej metody dokonano doboru zbioru wektorów testowych dla przykładowych układów cyfrowych wybranych z literatury. Otrzymane rezultaty porównano z wynikami otrzymanymi przy użyciu innych metod.

EN

In this paper hybrid method of minimization of power consumption during digital circuit testing is presented. In proposed approach system MINTEST is used to generation of set of testing vectors. These vectors are reordered using evolutionary algorithm in order to decrease the power consumption during digital circuit testing. Selection and reordering of testing vectors for exemplary digital circuits chosen from literature are performed using proposed method. Results obtained using proposed approach are compared with results obtained using other methods.

Słowa kluczowe

PL

algorytmy ewolucyjne; sztuczna inteligencja; układy cyfrowe; pobór mocy

EN

evolutionary algorithms; artificial intelligence; digital circuits; power consumption

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 11
• Strony: 153--155
• Opis fizyczny: Bibliogr. 14 poz., tab.

Twórcy

autor

Słowik A.

• Politechnika Koszalińska, Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, ul. Śniadeckich 2, 75-453 Koszalin,

Bibliografia

• [1] Santanu Chattopadhyay, Reordering Test Patterns with don’t cares for Minimizing Power Dissipation during Combinational Circuit Testing, Proceedings of VLSI design and Test workshop, (2001), 349-356
• [2] Santanu Chattopadhyay, Naveen Choudhary, Genetic Algorithm based Approach for low power Combinational circuit Testing, Int. Conference on VLSI Design, (2002), 552-557
• [3] Girard P., Landrault C., Pravossoudovitch S., Severac D., Reducing Test Power Consumption During Test Vector Ordering, IEEE International Symposium On Circuits And Systems, (1998)
• [4] Dabholkar V., et all , Techniques for Minimizing Power Dissipation in Scan and Combinational Circuits During Test Application, IEEE Trans. on Computer Aided Design of Integrated Circuits and Systems, Vol. 17, No. 12, (1998)
• [5] Paramasivam K., Gunavathi Dr.K., Reordering Algorithm for Minimizing Test Power in VLSI Circuits, Engineering Letters, 14:1, EL_14_1_15, February 2007
• [6] Defect oriented test pattern Generation for IDDQ and/or voltage testing, Institute of Informatics SAS, Bratislava, Department of Design and Diagnostics of Digital Structures, April 2002
• [7] Hamzaoglu I., Patel J.H., Test set compaction algorithms for combinational circuits, Proc. Int. Conf. CAD, (1998), 283-289
• [8] Lee H.K., Ha D.S., An efficient forward fault simulation algorithm based on the parallel pattern single fault propagation, Proc. Int. Test Conf., (1991), 946-955
• [9] Bryan D., The ISCAS’85 Benchmark Circuits and Netlist Format, North Carolina State University, 1985
• [10] Goldberg D., Genetic Algorithms in Search, Optimization, and Machine Learning, Addison-Wesley Professional, 1989
• [11] Michalewicz Z., Genetic Algorithms + Data Structures = Evolution Programs, Springer, 1998
• [12] Goldberg D.E., Lingle R., Alleles, Loci, and the TSP, Proceedings of the First International Conference on Genetic Algorithms, Lawrence Erlbaum Associates, Hillsdale, NJ, (1985), 154-159
• [13] Oliver I .M., Smith D.J., Holland J.R.C., A Study of Permutation Crossover Operators on the Traveling Salesman Problem, Proceedings of the Second International Conference on Genetic Algorithm, Lawrence Erlbaum Associates, Hillsdale, NJ, (1987), 224-230
• [14] Davis L., Applying Adaptive Algorithms to Epistatic Domains, Proceedings of the International Joint Conference on Artificial Intelligence, (1985), 162-164