Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach FPGA

• Autorzy: Mocha J. , Kania D. , Woźnica T.

Warianty tytułu

EN

On Reduction of EME in FPGAs Using Clock Phase Shifting

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę redukcji zaburzeń elektromagnetycznych emitowanych przez układ FPGA. Istota metody polega na wykorzystaniu sygnałów zegarowych przesuniętych względem siebie o ? okresu oraz elementów rozwiązań charakterystycznych dla architektury typu GALS. Do generacji sygnałów zegarowych, wykorzystano dostępne w układach FPGA firmy XILINX, bloki zarządzania sygnałem zegarowym DCM. Przydatność praktyczna zaproponowanego rozwiązania, została zweryfikowana przez pomiar zaburzeń elektromagnetycznych układu testowego.

EN

The paper presents an idea of reducing electromagnetic emission with use of globally asynchronous locally synchronous design methodology. The presented idea is dedicated to Xilinx-type FPGAs. A Digital Clock Manager (DCM) is used for generating four phase-shifted clock signals. The idea can easily be applied to existing synchronous circuits. The measurements proof usefulness of the presented design methodology.

Słowa kluczowe

PL

układy programowalne; FPGA; emisja zaburzeń elektromagnetycznych

EN

PLD; programmable logic device; programmable gate array; FPGA; electromagnetic emission; EME

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 7
• Strony: 200--202
• Opis fizyczny: Bibliogr. 9 poz., rys., tab., schem.

Twórcy

autor

Mocha J.

autor

Kania D.

autor

Woźnica T.

• Politechnika Śląska, Instytut Elektroniki, ul. Akademicka 16, 44-100 Gliwice,

Bibliografia

• [1] Ben Dhia S., Ramdani M., Sicard E., Electromagnetic Compatibility of Integrated Circuits: Techniques for Low Emission and Susceptibility, Springer Science+Business Media (2006)
• [2] Ostermann T., Deutschmann B., Characterization of the EME of Integrated Circuits with Help of the IEC Standard 61967, 8th IEEE European Test Workshop (2003), 132-137
• [3] Kim. J., Kam G., Jun P.J., Kim J., Spread Spectrum Clock Generator With Delay Cell Array to Reduce Electromagnetic Interference, IEEE Transactions on Electromagnetic Compatibility, Vol. 47 (2005), No. 4, 908-920
• [4] Krstic M., Grass E., Gurkaynak K., Vivet P., Globally Asynchronous, Locally Synchronous Circuits: Overview and Outlook, IEEE Design & Test of Computers, Vol. 24 (2007), Issue 5, 430-441
• [5] Bouesse G.F., Ninon N., Sicard G., Renaudin M., Boyer A., Sicard E., Asynchronous Logic Vs Synchronous Logic: Concrete Results on Electromagnetic Emissions and Conducted Susceptibility, 6th International Workshop on Electromagnetic Compatibility of Integrated Circuits, (2007)
• [6] Bouesse G.F., Sicard G., Baixas A., Renaudin M., Quasi Delay Insensitive Asynchronous Circuits for low EMI, 4th International Workshop on Electromagnetic Compatibility of Integrated Circuits, (2004)
• [7] Blunno I., Narboni G.A., Passerone C., An automated methodology for low electro-magnetic emissions digital circuits design, EUROMICRO Symposium on Digital System Design (DSD’04), (2004), 540-547
• [8] XILINX, Spartan-3 Generation FPGA User Guide UG331, v. 1.4, June 25, (2008)
• [9] XILINX, Spartan-3 FPGA Starter Kit Board User Guide UG130, v. 1.2, June 20, (2008)