Konwersja wybranych elementów maszyny stanów UML w ramach dualnej specyfikacji

• Autorzy: Doligalski M.

Warianty tytułu

EN

UML state machine conversion in field of dual specification

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono metodę dywersyfikacji specyfikacji behawioralnej jako odpowiedź na zapotrzebowanie rynku na nowe techniki modelowania. Przedstawiono model dualny w postaci połączonej maszyny stanów UML oraz hierarchicznej sieci Petriego. Zastosowanie modelu dualnego pozwala na zwiększenie jakości oraz niezawodności sterownika logicznego, skraca czas projektowania. Maszyna stanów UML pełni rolę interfejsu użytkownika, izomorficzna do niej hierarchiczna sieć Petriego bazę do weryfikacji formalnej i implementacji układowej.

EN

In the paper method of the specification diversification was proposed. Also dual model based on hierarchical Petri net and UML state machine diagram was presented as a response for market demand for new modeling techniques. The application of dual model make possible quality grow and controller developing time short. The UML state ma-chine diagram act as front-end and according to UML SM diagram Petri net as back-end - base for formal verification and implementation. The dual specification was presented in context of logical controller developing process.

Słowa kluczowe

PL

UML; maszyna stanów; sieć Petriego; specyfikacja dualna

EN

UML; state machine; Petri net

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 7
• Strony: 192--195
• Opis fizyczny: Bibliogr. 14 poz., rys., tab., schem.

Twórcy

autor

Doligalski M.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. prof. Z. Szafrana 2, 65-516 Zielona Góra,

Bibliografia

• 1. Adamski M., Karatkevich A., Węgrzyn M.(red), Design of embedded control systems, Springer, New York 2005
• 2. Andreu D., Souquet G., Gil T.,, Petri Net Based Rapid Prototyping of Digital Complex System, IEEE Computer Society Annual Symposium on VLSI, IEEE, 2008
• 3. Basile F., Chiacchio P., Del Grosso D., Modelling automation systems by UML and Petri Nets, Proceedings of the 9th International Workshop on Discrete Event Systems, Gooteborg, IEEE, 2008
• 4. Bazydło G., From UML state machine diagrams to FPGA, International Workshop Control and Information Technology - IWCIT 2007. Ostrava, Czechy, 2007 .- Ostrava, VSB - Technical University of Ostrava, 2007, 183-186
• 5. Doligalski M., Specyfikacja programów sterowania oparta na hierarchicznym modelu maszyny stanów UML, IX International PHD Workshop - OWD 2007. Wisła, Polska, 2007, Warszawa, 2007 .- Conference Archives PTETiS, nr. 23, 299-304
• 6. Gajski D. D., Vahid F., Narayan S., Gong J., Specification and Design of Embedded Systems, P T R Prentice Hall, New Jersey 1994
• 7. Grobelna I., Formal verification of logic controller specification using NuSMV model checker, X International PHD Workshop - OWD 2008. Wisła, Polska, 2008, Conference Archives PTETiS , nr. 25, 459 - 464
• 8. Łabiak G., Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, Zielona Góra 2005
• 9. Kao C., Benefits of Partial Reconfiguration, Xcell Journal Xilinx, Inc. 2005
• 10. Holvoet T., Verbaeten P., Petri Charts, an Alternative Technique for Hierarchical Net Construcion, IEEE Conference on Systems, Man and Cybernetics, 1995
• 11. Jóźwiak L., Quality-driven System on Chip Design, Proceedings of the 1st International Symposium on Quality of Electronic Design, IEEE Computer Society Washington, USA, 2005, 93
• 12. Szpyrka M., Sieci Petriego w modelowaniu i analizie systemów współbieżnych, WNT, Warszawa 2008
• 13. Węgrzyn A., Symboliczna analiza układów sterowania binarnego z wykorzystaniem wybranych metod analizy sieci Petriego, Oficyna Wydawnicza UZ, Zielona Góra 2003
• 14. Węgrzyn M. Implementation of Safety Critical Logic Controller by Means of FPGA. Annual Reviews in Control, 2003, Vol.27, pp.55-61