Powiadomienia systemowe
- Sesja wygasła!
Tytuł artykułu
Autorzy
Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
Automata Implementation in FPGA devices with Multiple Encoding of States
Języki publikacji
Abstrakty
Przedstawiona metoda syntezy skończonych automatów stanów do struktur FPGA jest oparta o dekompozycję blokową i wielokrotne kodowanie. Stany automatu zostają podzielone na podzbiory i zakodowane oddzielnie w każdym z nich. Następnie stan jest dekodowany w układzie drugiego poziomu. Prowadzi to do realizacji układu logicznego automatu w strukturze dwupoziomowej. Rozwiązanie takie zapewnia zbalansowane wykorzystanie dostępnych zasobów sprzętowych w nowoczesnych układach FPGA.
The method of implementation into FPGAs of Mealy FSMs is proposed. Synthesis is based on the architectural decomposition and the multiple encoding. A set of states is divided into subsets based on a current state or a currently executed microinstruction. The state is decoded in the second-level circuit. It leads to implementation of an FSM in double-level structure where LUTs and memory blocks are utilized. It leads to balanced usage of hardware resources of an FPGA device.
Wydawca
Czasopismo
Rocznik
Tom
Strony
185--188
Opis fizyczny
Bibliogr. 9 poz., tab., schem.
Twórcy
autor
autor
- Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. Podgórna 50, 65-246 Zielona Góra, a.bukowiec@iie.uz.zgora.pl
Bibliografia
- [1] Adamski M., Barkalov A., Architectural and Sequential Synthesis of Digital Devices, Univ. of Zielona Góra Press, Zielona Góra, 2006
- [2] Baranov S., Logic Synthesis for Control Automat, Kluwer, Boston, 1994
- [3] Bukowiec A., Barkalov A., Synteza logiczna skończonych automatów stanów z zastosowaniem wielokrotnego kodowania stanów, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, (2008), nr 6, 766-769
- [4] Bukowiec A., Synthesis of Finite State Machines for Programmable Devices Based on Multi-Level Implementation, rozprawa doktorska, Uniwersytet Zielonogórski, 2008
- [5] Bukowiec A., Automata Synthesis System Website http://willow.iie.uz.zgora.pl/~abukowie/AS/as.htm
- [6] Jenkins J., Designing with FPGAs and CPLDs, Prentice Hall, NJ, 1994
- [7] Lee J. M., Verilog QuickStart: A Practical Guide to Simulation and Synthesis in Verilog, Kluwer, Norwell, 1999
- [8] Łuba T., Synteza układów logicznych, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa, 2005
- [9] Yang S., Logic Synthesis and Optimization Benchmarks User Guide, raport techniczny, Microelectronics Center of North Carolina, NC, 1991
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BPOM-0017-0038