Układy logiczne - niewykorzystane szanse techniki cyfrowej dla telekomunikacji i teleinformatyki

• Autorzy: Łuba T. , Rawski M. , Zbierzchowski Z.

Warianty tytułu

EN

Logic circuits - unused chances of the digital electronics for the telecommunications and the teleinformatics

• Konferencja: Krajowe Sympozjum Telekomunikacji i Teleinformatyki (10-12.09.2008 ; Bydgoszcz, Polska)
• Języki publikacji: PL

Abstrakty

PL

Celem artykułu jest promocja nowych metod i narzędzi syntezy logicznej w projektowaniu układów cyfrowych dla potrzeb telekomunikacji. Omawiana jest aktualnie badana na świecie metoda dekompozycji funkcjonalnej, a w szczególności metoda dekompozycji zrównoważonej. Zgodnie z obiecującymi wynikami eksperymentów, można przypuszczać, że metody te zdominują projektowanie układów cyfrowych strukturach FPGA. Podano wiele przykładów potwierdzających skuteczność dekompozycyjnych metod syntezy w projektowaniu układów cyfrowego przetwarzania sygnałów.

EN

The main goal of this paper is to promote new logic synthesis methods and tools in digital design for needs of the telecommunications. The paper discusses functional decomposition techniques, which are currently being investigated, with special attention to the balanced decomposition method. Since technological and computer experiments with application of these techniques produce promising results, this kind of logic synthesis will probably dominate the development of digital circuits in FPGA structures. A lot of examples which confirm effectiveness of application of the decomposition method for digital signal processing systems designing are presented.

Słowa kluczowe

PL

telegraf optyczny; telegraf elektromagnetyczny; telefon; radiokomunikacja; systemy komórkowe; Internet

EN

optical telegraph; electromagnetic telegraph; telephone; radiocommunication; cellular systems; Internet

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2008
• Tom: R. 81, nr 8-9
• Strony: 916--925
• Opis fizyczny: Bibliogr. 35 poz., tab., schem.

Twórcy

autor

Łuba T.

autor

Rawski M.

autor

Zbierzchowski Z.

• Instytut Telekomunikacji, Wydział Elektroniki i Technik Informacyjnych Politechniki Warszawskiej,

Bibliografia

• [1] Astola J. T. and Stanković R. S.: Fundamentals of Switching Theory and Logic Design. Dordrecht: Springer, 2006
• [2] Borowik G., Falkowski B. and Łuba I: Cost-Efficient Synthesis for Sequenłial Circuits Implemented Using Embedded Memory Blocks ofFPGAs, Proc. of 10th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, April 2007
• [3] Brzozowski J. A. and Łuba T.: Decomposition of Boolean Functions Specified by Cubes, In: Journal of Multiple-Valued Logic and Soft Computing, Vol. 9, Old City Publishing Inc., Philadelphia, 2003
• [4] Chang S. C, Marek-Sadowska M. and Hwang T. T: Technology Mapping for TLU FPGAs Based on Decomposition of Binary Deci-sion Diagrams, IEEE Trans, on CAD, vol. 15, No. 10, October, 1996
• [5] Cong J. and Yan K.: Synthesis for FPGAs with embedded memory blocks, In: Proc. of the 2000 ACM/SIGDA 8th International Symposium on Field Programmable Gate Arrays, ACM Press NY 2000, Monterey, California
• [6] Daubechies I.: Ten lectures on wavelets, SIAM 1992
• [7] De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill. New York, 1994
• [8] Goodman D. J.. Carey M. J.: Nine Digital Filters for Decimation and Interpolation, IEEE Trans. On Acoustics, Speech and Signal Processing 25 (2). 1977
• [9] Kraśniewski A.: Concurrent Error Detection for FSMs Designed for Impiementation with Embedded Memory Blocks of FPGAs, Proceedirgs cf the 10th Euromicro Conference on DIGITAL SYSTEM DESIGN Acn.tectures. Methods and Tools, DSD 2007, IEEE Computer Seciety,Lubeck, Germany, 29-31 August, 2007
• [10] Luba T and Selvaraj H. A General Approach to Boolean Function Decompostion ano its Applications in FPGA-based Synthesis, VLSI Design, Special Issue on Decompositions in VLSI Design, Vol. 3, No. 3-4 1995
• [11] LubaT: Multilevel logie synthesis basedon decomposition. Microprocessors and Microsystems. 18, No. 8, 1994
• [12] Łuba T. (red.). Rawski M.. Tomaszewicz R, Zbierzchowski B.: Synteza układów cyfrowych. WKŁ Warszawa 2003
• [13] Łuba T: Synteza układów logicznych. OWPW Warszawa 2005
• [14] Meyer-Baese U.: Digital Signal Processing with Field Programmable Gate Arrays, Second Edition. Springer Verlag, Berlin, 2004
• [15] Nowicka M., Łuba T. and Rawski M.: FPGA-Based Decomposition of Boolean Functions. Algorrthms and Impiementation, Sixth International Conference on Advanced Computer Systems, Szczecin, 1999
• [16] Nowicka M., Tomaszewicz P, Zbierzchowski B.: Arytmetyka rozproszona w syntezie filtrów cyfrowych. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 1, 2006
• [17] Ojrzeńska-Wójter D., Jasiński K.: Układy FPGA. Możliwości powszechnego zastosowania. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 2-3, 2008
• [18] Rao R. M., Bopardikar A. S.: Wavelet Transform: Introduction to Theory and Applications, Addison-Wesley, 1998
• [19] Rawski M., Selvaraj K, Falkowski B. J., ŁubaT: ChapterXII: Signi-ficance of Logic Synthesis in FPGA-Based Design of Image and Signal Processing Systems, w Pattern Recognition Technologies and Applications: Recent Advanced, April 2008
• [20] Rawski M., Falkowski B. J., Łuba T: Logic Synthesis Method for FPGAs with Embedded Memory Blocks, ISCAS 2008,2008 IEEE International Symposium on Circuits and Systems, publication on CD, Seattle, Washington, USA, May 18-21, 2008
• [21] Rawski M., Falkowski B. J., Łuba T: Digital Signal Processing Designing for FPGA Architectures, w Facta Universitatis (Nisz), Series: Electronics and Energetics, vol. 20, No. 3, Nisz, December 2007
• [22] Rawski M., Wojtyński M., Wojciechowski T, Majkowski R: Distributed Arithmetic Based Impiementation of Fourier Transform Targeted at FPGA Architectures, Proceedings of the 14th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2007, Ciechocinek, Poland 21-23 June, 2007
• [23] Rawski M., Luba T, Jachna Z., Tomaszewicz R: The influence of functional decomposition on modern digital design process, Chapter 17, Design of Embedded Control Systems, Adamski M., Karatkevich A., Węgrzyn M. (Eds.), Springer 2005
• [24] Rawski M., Tomaszewicz R, Selvaraj H., ŁubaT: Efficient Implementation of Digital Filters with Use ofAdvanced Synthesis Methods Targeted FPGAArchitectures, DSD 2005, Proc. Eighth Euromicro Con-ference on DIGITAL SYSTEM DESIGN, Architectures, Methods and Tools, IEEE Computer Society, Christophe Woliński (Editor), Porto, Portugal, 2005
• [25] Sasao T, Iguchi Y, Suzuki T: On LUT Cascade realizations of FIR Filters, DSD 2005, Proc. Eighth Euromicro Conference on DIGITAL SYSTEM DESIGN, Architectures, Methods and Tools, IEEE Computer Society, Christophe Woliński (Editor), Porto, Portugal, 2005
• [26] Scholl C.: Functional Decomposition with Application to FPGA Synthesis, Kluwer Academic Publishers, 2001
• [27] Selvaraj H., Sapiecha R, LubaT: Functional decomposition and its applications in machinę learning and neural networks. International Journal of Computational Intelligence and Applications. World Scientific Publishing Company, Vol. 1, No. 3, Imperial College Press, 2001
• [28] Selvaraj H., Rawski M., Sapiecha R, Luba T: Functional Decomposition - The Value and Implication for Both Digital Designing and Data Analysis, Fifteenth Int. Conference on Systems Engineering, Las Vegas 2002
• [29] Skahill K.: Język VHDL. Projektowanie programowalnych układów logicznych. WNT, Warszawa 2001
• [30] Stanion T, and Sechen C: A method for Finding GoodAshenhurst Decomposition and Its Application to FPGA Synthesis, 32 Design Automation Conference, San Francisco 1995
• [31] Tomaszewicz R, Nowicka M., Falkowski B. J., Luba T: Logic Synthesis Importance in FPGA-based Designing of Image Signal Processing Systems, Proceedings of the 14th International Conference MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS MIXDES 2007, Ciechocinek, Poland 21-23 June, 2007
• [32] Wan W, Perkowski M. A.: A NewApproach to the Decomposition of Incomp/etely Specified Mu/ti-Output Functions Based on Graph Coloring and Local Transformations and Its Applications to FPGA Mapping, Proc. European Design Automation Conference, Hamburg, 1992
• [33] Wilton E. S. J.: SMAP: Heterogeneous Technology Mapping for FPGAs with Embedded Memory Arrays, In: ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pp. 171-178, 1998
• [34] www. altera. com
• [35] Yanushkevich S., Shmerko V, Lyshevski S.: Logic Design of Nano-ICs, CRC Press, 2004