Akceleracja obliczeń wejściowego stopnia filtrującego hybrydowego algorytmu maskowania błędów transmisji obrazu stałego

• Autorzy: Zając W. , Andrzejewski G.

Warianty tytułu

EN

Compute acceleration of input filter of Hybrid Error Concealment Algorithm for still images

• Konferencja: Informatyka - sztuka czy rzemiosło/konferencja (5 ; 23-26.06.2008 ; Szklarska Poręba, Polska)
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono propozycję modyfikacji algorytmu przetwarzania danych wejściowego stopnia filtrującego hybrydowego algorytmu maskowania błędów transmisji obrazu stałego HECA. Podano ogólne informacje o algorytmie HECA oraz o jego wejściowym stopniu filtrującym, przeprowadzono analizę algorytmu stopnia filtrującego i zaproponowano zakres modyfikacji, umożliwiających przygotowanie algorytmu stopnia filtrującego do implementacji w środowiskach wielowątkowych.

EN

In the paper there is presented a proposal of modification of input filtering step of Hybrid Error Concealment Algorithm for still image transmission HECA. The HECA algorithm is described in general and filtering step algorithm is presented in detail. There is carried out an analysis aimed to propose modification directed to prepare the filtering step algorithm for implementation in multithread environments.

Słowa kluczowe

PL

algorytm HECA; hybrydoway algorytm maskowania błędów

EN

algorithm HECA; Hybrid Error Concealment Algorithm

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2008
• Tom: R. 81, nr 6
• Strony: 734--736
• Opis fizyczny: Bibliogr. 8 poz., schem.

Twórcy

autor

Zając W.

autor

Andrzejewski G.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki,

Bibliografia

• [1] Andrzejewski G.: Programowy model interpretowanej sieci Petriego dla potrzeb projektowania mikrosystemów cyfrowych, Zielona Góra, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, 2003
• [2] Andrzejewski G.: Hierarchical Petri nets for digital controller design, in Design of embedded control systems, New York, Springer, 2005
• [3] Andrzejewski G., Skowroński Z.: Zrównoleglanie algorytmów sterowania w systemach klasy PLC. Pomiary Automatyka Kontrola, 2006, nr 6, wyd. spec.
• [4] Czarnecki R., Deniziak S.: Resource Constrained Cosynthesis of Selfreconfigurable SOPCs. Design and Diagnostics of Electronic Circuits and Systems. DDECS'07. IEEE. Volume. Issue, 11-13 April 2007
• [5] Zając W.: Korekcja błędów transmisji cyfrowego obrazu monochromatycznego z wykorzystaniem algorytmu ukrywania błędów, Rozprawa doktorska Politechnika Wrocławska. 2001.
• [6] Zając W. An Error Concea Jment Algonthm for Digital Image Transmission. Proceedings of XIV International Symposium on Computer and Information Sciences. Kusadasi Turcja. October 1999
• [7] Zając W.: A Hybrid Method of Error Elimination in Digital Image Transmission, Proceedings of the 5TH International Conference MIXDES'98, Łódź 1998
• [8] http://www.xilinx.com