Redukcja liczby zmiennych kodujących w interpretowanych sieciach Petriego

• Autorzy: Andrzejewski G.

Warianty tytułu

EN

Reduction of coding variables for interpreted Petri nets

• Konferencja: Informatyka - sztuka czy rzemiosło/konferencja (5 ; 23-26.06.2008 ; Szklarska Poręba, Polska)
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono zasady kodowania miejsc interpretowanych sieci Petriego dla potrzeb realizacji systemów sterowania binarnego. Proponowane metody mają zastosowanie dla stosunkowo prostych systemów. Działanie takich systemów można opisać z wykorzystaniem sekwencyjnych modeli specyfikacji formalnej, ale dla przyspieszenia działania systemu wybrane procesy są opisywane jako współbieżne.

EN

The paper presents a rules of places coding of interpreted Petri nets for binary control systems realization. Proposed methods are applied for relatively plain systems. Activity of that systems can be described with sequential models of formal specification, but for acceleration of its activity, selected processes are described as parallel.

Słowa kluczowe

PL

interpretowane sieci Petriego; kodowanie sieci

EN

interpred Petri nets; nets coding

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2008
• Tom: R. 81, nr 6
• Strony: 704--706
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., schem.

Twórcy

autor

Andrzejewski G.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki,

Bibliografia

• [1] Adamski M.: Projektowanie układów cyfrowych systematyczną metodą strukturalną, Wydawnictwo WSI w Zielonej Górze, 1992
• [2] Andrzejewski G.: Programowy model interpretowanej sieci Petriego dla potrzeb projektowania mikrosystemów cyfrowych, Zielona Góra, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, 2003
• [3] Andrzejewski G.: Hierarchical Petri nets for digital controller design, in Design of embedded control systems, New York, Springer, 2005
• [4] Andrzejewski G., Skowroński Z.: Zrównoleglanie algorytmów sterowania w systemach klasy PLC, Pomiary Automatyka Kontrola, 2006, nr 6, wyd. spec.
• [5] Andrzejewski G., Mróz P: Realizacja hierarchicznych sieci Petriego z wykorzystaniem sterowników klasy PLC, Pomiary Automatyka Kontrola, 2007, nr 5
• [6] Biliński K.: Application of Petri nets in parallel controler design, PhD thesis, University of Bristol, UK, Jan 1996
• [7] Biliński K., Dagless E. L, Saul J. M., Adamski M.: Parallel controller synthesis from a Petri net specification, Proc. of the Conference on European Design Automation, Grenoble, France, 1994
• [8] Bubacz R, Mstowski B., Adamski M.: Nowoczesna implementacja heurystycznego algorytmu kodowania strukturalnego stanów lokalnych w automatach współbieżnych, materiały II konferencji naukowej KNWS'05, Złotniki Lubańskie, Polska, 2005
• [9] Skowroński Z.: Translacja specyfikacji funkcjonalnej układów cyfrowych na sieć Petriego dla potrzeb syntezy systemowej, Rozprawa doktorska, Szczecin 2000
• [10] http://www.fischertechnik.com